原创力文档- 1、本文档共8页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电容屏基本结构
* * Copyright Goodix Ltd. All Rights Reserved. 单层多点图形详解 目录 一：电容屏基本结构 二：单层多点TP结构讲解 三：单层多点典型堆叠结构 四：单层多点设计限制参数 五：单层多点适应尺寸 电容屏基本结构 以ITO的层数区分 a)单面ITO结构： 感应电极图案与驱动电极图案位于同一层ITO上; b)双面ITO结构： 感应电极图案与驱动电极图案分别位于两层ITO上; 单层多点TP结构 二：单层多点TP结构讲解 G-G单层多点 G-F单层多点 OLS(单层多点OGS) 单层多点典型堆叠结构 三.单层多点典型堆叠结构 单层多点设计限制参数 四.单层多点设计限制参数（适用所有工艺） 限制项 要求 备注 感应通道阻抗 40K 越小越好 驱动通道阻抗 50K 越小越好 盲区大小 ≤2.2mm 该范围内尽量小 备注：1、提高盲区的下限值，使驱动走线可以加宽，阻抗可以降低，配置频率 可以更高些。相当于牺牲部分线性度，换取频率适应性。 2、对E字对称图案，驱动盲区和感应盲区内驱动走线次长的通道阻抗要求＜Rmax(50K)。而走线最长的通道阻抗，要求为走线次长通道的1/2~2/3。 原因是走线最长的通道，一根走线需要连接两个节点，即有两个C。RC衰减会翻倍，阻抗要求更低些。 单层多点设计限制参数 2.工艺偏差要求 1)外围驱动走线阻抗小于10K，同一根驱动阻抗最大偏差小于3K。外围感应走线阻抗小于3K，越小越好。 2)方阻偏差±30%内，以中心值匹配，由±20%的方阻偏差和±10%的蚀刻偏差，相对于同一pattern制作出来的两块屏而言。 3)同一块屏中，相同驱动不同节点最大阻抗与最小阻抗需保证±3.5K内，所有感应最大阻抗与最小阻抗需保证±3.5K内。 谢谢！ The End
文档评论（0）