AlteraFPGA开发流程研讨.ppt

（2）编译和仿真 锁相环电路 功能仿真波形 ROM（Read Only Memory，只读存储器）是存储器的一种，利用FPGA可以实现ROM的功能，但其不是真正意义上的ROM，因为FPGA器件在掉电后，其内部的所有信息都会丢失，再次工作时需要重新配置。 Quartus II提供的参数化ROM是lpm_rom，下面用一个乘法器的例子来说明它的使用方法，这个例子使用lpm_rom构成一个4位×4位的无符号数乘法器，利用查表方法完成乘法功能。 存储器模块 数据线、地址线宽度设置 控制端口设置 添加.mif文件 如下图所示是基于ROM实现的4位×4位的无符号数乘法器电路图，其参数设置为： LPM_WIDTH=8 LPM_WIDTHAD=8 LPM_FILE=mult_rom.mif 仿真结果 其他模块 Maxplus2库主要由74系列数字集成电路组成，包括时序电路宏模块和运算电路宏模块两大类，其中时序电路宏模块包括触发器、锁存器、计数器、分频器、多路复用器和移位寄存器，运算电路宏模块包括逻辑预算模块、加法器、减法器、乘法器、绝对值运算器、数值比较器、编译码器和奇偶校验器。 对于这些小规模的集成电路，在数字电路课程中有详细的介绍。他们的调入方法和Megafunction库中的宏模块是一样的，只是端口和参数无法设置。 计数器74161设计举例 模10计数器 仿真结果 模10计数器仿真波形 * Inverting gate 反相门，primitive 基本单元 建立工程后，选折菜单FILE/NEW，新建设计文件选折窗口，选折Verilog HDL File. 打开文本编辑器界面，在其中编写Verilog代码。 工程的普通设置 改变项目的名字或顶层设计的名字 增加/去除项目文件 器件与管脚设置 1.设置unused pin 和nCEO 2.分配管脚 3.5.2 综合 3.5.3 布局布线 *编译 3.5.4 仿真 功能仿真 时序仿真 3.5.5 下载 3.6 Altera 的IP工具 3.6.1 IP的概念和Altera的IP 1.IP的概念 IP （Intellectual Property）是指用于ASIC、ASSP、PLD等芯片当中的，预先设计好的的电路功能模块。 分类： 软IP--用VHDL等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。 固IP--完成了综合的功能块。 硬IP--供设计的最终阶段产品：掩膜。 IP的主要来源：（1）芯片厂商；（2）芯片代加工厂；（3）专业IP公司；（4）EDA厂商；（5）设计服务公司。 在可编程逻辑器件领域，IP核是指将一些数字电路中比较常用复杂的功能模块，如FIR滤波器、SDRAM控制器、PCI接口等设计成参数可修改的模块，让其他用户可以之间调用这些模块。 IP核的接口标准:VSI标准(170多家公司成立Virtual Socket Interface Association) . Altera公司以及第三方合作伙伴（AMPP）提供的IP基本上可以分为两类：免费的LPM宏功能模块（Megafunction/LPM，library of parameterized modules )和需要授权的IP核（Megacore）,这两者的使用方法基本相同。 LPM宏功能模块是一些复杂或高级的构建模块，比如Counter、FIFO、RAM等。FPGA特性器件功能，如存储器、DSP块等电路必须使用宏功能模块才能使用。 IP核一般需要用户付费购买才能使用。可以下载试用，满意后再付费。 100多个IP核设计数字信号、通信、总线接口和微处理器及其外设等领域。 2. Altera 公司可提供的IP （1）基本宏功能 （Megafunctions/LPM） (2)Altera的IP核与AMPP(Altera Megafunction Parters Program) IP核（Megacore） 可以分为4大类： （3）MegaWizard管理器 为了用户使用宏功能模块，Quartus II为用户提供了”MegaWizard Plug-In Manager” 3.Altera IP在设计中的作用 （1）提供性能 （2）降低成本 （3）缩短设计周期 （4）设计灵活性强 （5）仿真方便 （6）OpenCore Plus支持无风险应用 3.6.2 使用Altera的基本宏功能 1.定制基本宏功能 运行MegaWizard管理三种方法： （1）原理图设计文件空白处