DSP7研讨.ppt

7.1 基于PCI总线的嵌入式DSP高精度测量系统 7.1.1 PCI接口卡的硬件设计基础 PCI接口电路的设计一般有两类方法：一类是使用FPGA/CPLD等可编程器件设计逻辑转换电路。根据实现功能的多少，所需的等效门密度约为5000～15000门，可自行编程或者购买已有“软核”（IPCORE）的产品实现；另一类是使用标准接口芯片对PCI总线逻辑信号解码。第一种方法开发成本高、难度大、周期长、测试设备昂贵，但是批量生产成本很低，适合大规模全定制或半定制ASIC的生产。第二种方法相对简单、开发周期短、性价比合理，适合本方案采用。市场上的接口芯片供应商有PLX、AMCC、TI等公司。 这里以南京沁恒电子有限公司()的接口芯片CH365为例介绍PCI接口卡设计。 1. PIC总线接口器件CH365 （1）CH365介绍 CH365是一个连接PCI总线的通用接口芯片，支持I/O 端口映射、存储器映射、扩展ROM以及中断。CH365 将32 位高速PCI 总线转换为简便易用的类似于ISA 总线的8 位主动并行接口，用于制作低成本的基于PCI 总线的计算机板卡，以及将原先基于ISA 总线的板卡升级到PCI总线上。CH365 适用于高速实时的I/O控制卡、通讯接口卡、数据采集卡、电子盘、扩展ROM 卡等。下图为其一般应用框图。 （2）CH365工作模式设定 为了在不增加引脚的前提下提供更多可用功能，CH365 对部分引脚进行复用，通过“工作模式设定”进行功能选择。“工作模式设定”的具体方法如下：将本地端8 位数据信号线D7～D0 采用上拉或者下拉的方式设定为所需的高电平或者低电平，CH365 被复位后根据这些信号线的默认状态设定工作模式以及参数；而这些信号线在作为8 位数据总线被驱动时，因为一般外部设备的驱动电流不小于1mA，所以上拉或者下拉不会影响其对数据总线的驱动；另外，CH365 仅在被复位后的1uS 内一次性设定工作模式以及参数，所以，如果外部设备的驱动能力很小或者是OC 集电极开路驱动，则可以仅在复位后的短时间内实现下拉，而在其余时间屏蔽下拉或者转换成上拉。 (3) CH365 内部寄存器 (4)CH365的数据宽度 CH365 支持PC 机程序以单字节、双字节（字）、四字节（双字）为单位对I/O 端口或者存储器进行读写。在多字节连续读写操作期间，CH365 每读写完一个字节数据后，就会自动将偏移地址加1，以指向下一字节的偏移地址。 7.1.2 系统硬件设计 1 系统硬件结构 系统硬件结构如图7-4所示。下面对各部分电路设计进行说明。 2 硬件电路设计 （1）PC机和DSP间的数据传送 PC 机通过CH365 与单片机或者DSP 进行双向数据传输，可以使用四种方式：一是使用双口SRAM，让CH365 和单片机能够读写同一块存储器，以大数据块为单位进行双向数据交换；二是使用双向缓冲接口芯片，如CH421，分别为CH365 写单片机和单片机写CH365提供64 字节的缓冲区，以64 字节的数据块为单位进行双向数据交换；三是使用8255 或者CH361MCU 提供的异步数据交换，以一个数据字节为单位进行双向数据交换；四是以半字节或者位数据交换为主的低速传输，不需要增加额外的硬件成本，例如使用软件配合的4 位数据交换接口、CH365 本身提供的I2C 接口、使用软件模拟的SPI 接口等。 1）PCI和CH365的连接 PCI和CH365的连接如图7-5所示。其中，初始化设备选择信号IDSEL是在参数配置读写期间，作为选中目标的信号，对PCI的从设备接口卡来说是输入信号，它一般设计成与AD[31:11]中的对应位相连，地址直接选通。而DEVSEL#信号的作用也是目标设备的选中标志，当一个访问在接口上启动时，每个潜在的目标都要将地址与自身的地址相比较，以确定自己是否就是当前要进行访问的目标，如果是，它就使DEVSEL#有效以声明接受访问。 在本测量系统中，IDSEL信号的连接设计成如图中的跳线方式，插卡可以插在不同的槽中使用，只要改插跳线即可。 2）VC33和CY7C144的连接 在高精度测量卡设计中，用DSP器件TMS320VC33作为核心控制设计PCI插卡，采用双口SRAM实现VC33和PCI之间数据传输。根据系统要求，双口SRAM采用CY7C144。CY7C144原理在在4.3中已作介绍，在本实例中其电路连接如图7-6 。 3） 通过PCI接口对VC33进行软件控制复位 由CH365技术手册可知，CH365 的A15可以由内部芯片控制寄存器（配置空间40H，I/O 空间偏移0F8H）的位0设定为高电平或者低电平，该位“1”则A15输出高电平，该位“0”则A15输出低电平。因此可以用微机程序对DSP进行复位，其电路