- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
F2812性能及引脚简介研讨
程序设计 主程序主要包括系统初始化、中断向量初始化、设置GPIO端口、控制数据传输几个步骤。 设置GPIO端口的配置函数 void Gpio_select(void) { EALLOW; GpioMuxRegs.GPBMUX.all=0x0000; //设置B组端口为GPIO功能 GpioMuxRegs.GPBDIR.all=0xFFFF; // 设置B组端口为输出端口 GpioMuxRegs.GPFMUX.all=0x0000; //设置F组端口为GPIO功能 GpioMuxRegs.GPFDIR.all=0xFFFF ; // 设置F组端口为输出端口 EDIS; } 需要注意: EALLOW—— 在DSP28_Device.h头文件中,通过“#define EALLOW asm ( EALLOW ) 在C语言主函数中嵌入汇编语言指令,汇编指令“EALLOW”其含义为开放存储器映像寄存器,设置该命令后,可以对MMR内容进行修改。当需要配置或修改MMR内容时,必须先写入EALLOW汇编指令。反之,如果不首先写入EALLOW汇编指令,无法完成对相应MMR内容的修改。 EDIS:为结束修改MMR的汇编命令。当MMR配置完成后,需要写入该命令。 控制数据串行输出函数 void sendto1(unsigned char kdab) { unsigned char i; CLK1=0; //控制时钟脉冲引脚输出设置为低电平 for(i=0;i8;i++) //经过八个时钟脉冲控制将八位串行数据输出 { if((kdab0x01) == 0x01) //判别输出数据 { DINC=1; //如果输出数据为1,将数据送入DINC输出 } else DINC = 0; //如果输出数据为0,将数据送入DINC输出 CLK1=1; //时钟引脚设置输出高电平 CLK1=0; //时钟引脚恢复为低电平,通过这两个命令, //在CLK1脚模拟输出一个时钟脉冲信号,将 //串行端口数据输出一位。 kdab=kdab1; //数据右移,提取下一位串行数据 } } AT89C51单片机 复位及过压指示 选 片 信 号 的 确 定 工作原理图 存储器扩展 数据存储器的扩展 AD7705的引脚 AIN2(+)/AIN2(-):差分模拟输入通道1的正/负输入端; VDD:电源电压,+2.7V~+5.2V; GND:内部电路的地点为基准点。 MCLK IN/MCLK OUT:主时钟信号输入/输出; SCLK:串行时钟输入; CS:片选信号,低电平有效; DOUT/DIN:串行数据输出/输入端; DRDY:数据输出准备; RESET:复位输入端; AD7705片内寄存器 AD7705共有8个片内寄存器,通过器件SPI串行口访问。 通信寄存器:是一个8位读写寄存器,写入通信寄存器的数据决定下一次读写操作在哪一个寄存器上进行。所有与器件的通信都必须从通信寄存器开始,系统上电或初始化后,器件等待指令数据写入通信寄存器。通信寄存器中的RS2,RS1,RS0为寄存器选择位,它们决定对哪一个寄存器进行读写操作。常用寄存器主要有通信寄存器、设置寄存器、时钟寄存器和数据寄存器。 低功耗模式Low-Power Modes Block Standby模式:相应控制位设置为1,将使能对应信号将器件从低功耗模式唤醒,进入正常模式。 JTAG(Joint Test Action Group#0;联合测试行动小组)是一种国际标准测试协议(IEEE 1149.1兼容),主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议,如DSP、FPGA器件等。 标准的JTAG接口是4线:TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。 JTAG最初是用来对芯片进行测试的,现在,JTAG接口还常用于实现ISP(In-System ro
您可能关注的文档
最近下载
- 大学生《工程电磁场导论》期末考试复习资料.pdf VIP
- 思政版新视野大学英语读写教程1课件PPT;Unit-1-.pptx VIP
- 核电站海水淡化工程关键技术与经济性评价.docx VIP
- 毕业设计(论文)-Φ1000立轴锤击式破碎机(全套图纸).doc VIP
- 商用车产品适用格离合器.ppt VIP
- 如何运营抖音?抖音运营专业方案.ppt VIP
- 肿瘤专科护士进修学习汇报.pptx VIP
- GA∕T 383-2014- 法庭科学DNA实验室检验规范.pdf.pptx VIP
- 2025新高一英语开学第一课及高中英语学法指导.pptx
- 毕业设计(论文)-Φ1000立轴锤击式破碎机(全套图纸).pdf VIP
文档评论(0)