SCB硬件结构与关键技术分析研讨.pptVIP

配套教材： 《ARM嵌入式系统结构与编程》， 邱铁 编著，清华大学出版社，2009,3 第9章S3C44B0/S3C2410硬件结构与关键技术分析 内容提要 9．1 处理器简介 9．2 S3C44B0/ S3C2410存储控制器 9．3 S3C2410 NAND Flash控制器 9．4 S3C44B0/ S3C2410时钟电源管理 9．5 S3C44B0/ S3C2410通用 I/O端口 9．6 S3C44B0/S3C2410中断机制 9．1 处理器简介 S3C44B0 和 S3C2410为手持设备和普通应用提供了低成本、低功耗、高性能微控制器的解决方案。 为了降低整个系统的成本，S3C44B0 和S3C2410分别提供了很多内置功能部件，大大缩短了工程应用的开发周期。 9．1．1 S3C44B0微控制器 带8KB Cache的ARM7TDMI核。 内置系统存储控制器（片选逻辑，支持ROM、SRAM、Flash、FP/EDO/SDRAM）。 LCD控制器（支持256色的STN，集成1个DMA控制器）。 2个通用DMA控制器（ZDMA）/2个外围DMA控制器（BDMA）。 2个带硬件握手的UART控制器（符合550标准）/1个SIO。 1个支持多主设备的I2C控制器。 1个IIS总线控制器。 5个PWM定时器和1个内部定时器。 看门狗定时器Watch Dog。 71个通用可编程的I/O口和8个外部中断源。 具有8通道输入的10位ADC。 具有日历功能的实时时钟RTC。 功率控制模式：Nomal、Slow、Idle和Stop。 带锁相环PLL的片内时钟发生器。 S3C44B0内部结构下页图所示(教材《ARM嵌入式系统结构与编程》 217页图9-1)，它采用了ARM7TDMI 内核，0.25um 工艺的CMOS 标准宏单元和存储编译器以及一种新的总线结构SAMBAII（三星ARM CPU 嵌入式微处理器总线结构）。 ARM7TDMI 体系结构的特点是它集成了Thumb 代码压缩器，片上的ICE断点调试支持和一个32 位的硬件乘法器。 9．1．2 S3C2410微控制器 与S3C44B0相比，基于ARM920T核架构的微控制器S3C2410具有更强大的功能，如图9-2 (教材《ARM嵌入式系统结构与编程》 218页)所示，其主要特点如下： 独立的16KB指令Cache和16KB数据Cache。 系统存储控制器（片选逻辑，支持ROM、SRAM、Flash、FP/EDO/SDRAM）。 LCD控制器（支持STN，TFT液晶显示屏，集成1个DMA控制器）。 内置系统存储控制器（片选逻辑，支持ROM、SRAM、Flash、FP/EDO/SDRAM）。 NAND Flash控制器 。 4个通道的DMA，支持存储器与IO之间的数据直接传输。 3个带硬件握手的UART控制器。 1个支持多主设备的I2C控制器。 1个IIS总线控制器。 2个SPI接口 2个USB主机接口，1个USB设备接口。 SD卡接口和MMC接口。 4个具有PWM功能的16位定时/计数器和1个16位内部定时器，支持外部的时钟源。 看门狗定时器Watch Dog。 117个通用可能编的I/O口和24个外部中断源。 具有8通道输入的10位ADC。 具有日历功能的实时时钟RTC。 功率控制模式：Nomal、Slow、Idle和Stop。 带锁相环PLL的片内时钟发生器。 9．2 S3C44B0/ S3C2410存储控制器 存储器是嵌入式系统的重要组成部分，在嵌入式开发中，扩展存储器是重要的一步。S3C44B0和S3C2410的存储器控制器提供访问外部存储器所需要的存储器控制信号，便于扩展外部存储器。 9．2．1 S3C44B0存储控制与地址空间 存储格式小/大端选择 地址空间分布 S3C44B0的Bank6/7地址分布 9．2．2 S3C2410存储控制与地址空间 地址空间分布 S3C2410的Bank6/7地址分布 9．2．3 S3C44B0/ S3C2410存储位宽控制 S3C44B0/S3C2410存储器数据宽度选择 9．2．4 S3C44B0/ S3C2410存储器接口时序分析 1．管脚时序分析 （1）S3C2410 nWAIT引脚操作： （2）S3C2410 nXBREQ/nXBACK 引脚操作： （3）S3C2410nGCS引脚时序如图9-7所示 （4）S3C2410 SDRAM引脚时序 见教材《ARM嵌入式系统结构与编程》 224页图9-8 2．S3C44B0/S3C2410存储器接口 ROM接口 4片8位ROM存储器接口 16位ROM存储器接口 SDRAM接口