VHDL语句研讨.ppt

* * * * * 1、多进程Moore状态机程序结构清晰，状态输出时序与状态转换同步，但由于输出无时序控制，容易产生毛刺。 在对时序要求较高，而对输出的毛刺不敏感的电路描述中可用多进程。 2、单进程Moore状态机同步完成状态译码，状态输出和状态转换，避免出现毛刺，但是输出较多进程状态机晚了一个时钟周期。 在对毛刺敏感的电路描述中用单进程，比如将电路的输出作为下一级电路的参考时钟时。 * 非法状态处理 数字方式排除毛刺信号（延时电路、去抖动电路） * * * 见书！！！！！！！！！！！！！！！！！！！！！ * 见书！！！！！！！！！！！！！！！！！！！！！ * 见书 * 见书 * * * * * * * 一般的，在一个进程中使用了WAIT语句后，综合器会综合产生时序逻辑电路。 时序逻辑电路的运行依赖WAIT UNTIL表达式的条件，同时还具有数据存储的功能。 * * * * * * 并行语句在结构体中的执行是同步执行的 并行语句间在执行顺序的地位上是平等的，与书写顺序无关 并行语句间可以有信息交互，也可以互不相关 并行语句内部可以是并行执行和顺序执行 * 选择信号赋值语句和条件信号赋值语句格式的区别 * * 顶层文件中， U1中，利用参数传递映射语句将addern定义为16位位宽的加法器 U2中，将addern定义为8为位宽的加法器，分别是b的高