功率MOSFET的驱动电路和保护技术研讨.ppt

第五章 功率MOSFET的驱动电路和保护技术 功率MOSFET是PIC或Smart Descrete应用最广的器件； 合理、有效的进行驱动和保护是关键； 有必要对其特征、性能进行讨论； 介绍驱动和保护电路的技术方案； 简单讨论功率单元和信号控制单元之间的相互干扰。 5.1 功率DMOS输入电容 为了更好地理解功率DMOS的特点，有效发挥其功效，首先考察DMOS器件的剖面结构和等效电路。 5.1 功率DMOS输入电容 各重要的寄生效应包括： 每个管脚的寄生电感； 栅源金属电容（Cgsm）和栅源扩散电容（Cgso）； 栅体电容和栅外延层电容； 所有pn结电容； 寄生npn晶体管，由源、体和漏形成、并分别对应于寄生晶体管的发射区、基区和集电区； 5.1 功率DMOS输入电容 MOS器件有三个重要电容Ciss、Coss、Crss ： Ciss(输入电容)：由Cgd和Cgs并联构成 ； Coss（输出电容）：栅源短路时源漏之间的总电容 ； Crss（反向转移电容，或者Miller电容)：简单表示为Vgs=0时的栅-漏电容。 5.1 功率DMOS输入电容 Cgs（栅源电容）从物理上说是栅沟电容和栅源扩散电容的叠加，一般来说与电压无关； Cds（栅漏电容）一般由体-外延层pn结电容组成，随着漏源电压变化很大。 Cgd电容直接依赖于栅金属下半导体表面情况，与Vgd有关。 5.1 功率DMOS输入电容 Cgd电容，基本上分为两种： 积累：当Vgd0时，电子被吸引到硅表面，形成积累层。电子积累的越多，积累层就越薄，因此电容将逐渐趋近于单纯的氧化层电容。 耗尽：当栅压变得更正，电子从硅表面被赶走，系统处于耗尽偏置条件。此时，总电容对应于氧化层电容和表面耗尽层电容的串联。 5.1 功率DMOS输入电容 5.1 功率DMOS输入电容 所以Ciss，Coss和Crss都强烈依赖于电压，因此即便准确地知道负载特性、额定电压、转换时间等要求也不足以直接设计驱动电路。 5.2 栅电荷因子 尽管从非导通态到导通态的转换看起来似乎只是一个栅源电压上升的过程； 但寄生电容造成的很多非线性问题； 栅驱动设计用传统的方法或只是考虑输入电容和等效栅串联电阻的控制、操作非常困难。 5.2 栅电荷因子 特别是栅漏电容，远不是所考虑的那样，有时被Miller效应（这个效应为所有电子设计者共知，栅漏电容的反馈作用使电容放大）放大，导致输入电容远比静态电容的总和大。 为了将栅源和栅漏电容都考虑进来，人们引入了所谓的“栅电荷”的概念。 5.2 栅电荷因子 栅电荷因子是MOSFET非常重要的参数； 这个参数基本对漏电流不敏感，与温度无关，简化了驱动电路的设计； 可以很容易地估算电荷，进而估算开通和关断MOSFET的功耗。 5.2 栅电荷因子 栅电荷基本测试电路及栅压随栅电荷变化特性 5.2 栅电荷因子 为了解释栅电荷特性曲线，考查待测器件MOSFET从关闭到导通过程，栅压和输出电压、电流波形 变化。 5.2 栅电荷因子 t0时刻之前，开关SW是合上的，DUT（待测器件）承受外偏压VDD，栅源电压和漏电流都为0； t0时刻开始，打开SW，栅源和栅漏电容开始充电（CGD由于VDD的作用此时最小），栅源电压开始增加； 开始的时候，器件无漏电流流过，直到VGS超过功率MOSFET的阈值电压，此为t1时刻。 5.2 栅电荷因子 在t1到t2时间内，继续为输入电容充电，而功率器件的电压保持VDD，因为这个时候器件流过的电流还没有达到IL。 在这一过程中，由于栅漏电容变化产生的电流通常很小，可以忽略，因为在VDS＝VDD时，CGD远小于CGS。在这一时间，由于CGS的作用，栅压的变化是主要的。 5.2 栅电荷因子 到t2时刻，漏电流达到IL，漏电电位不再固定在VDD而是开始下降，并使漏电流保持为常数。 最初阶段，由于器件工作在饱和区，没有电流流入栅源，只流入栅漏，同时栅漏电容被Miller效应放大。 到t3时刻，功率MOSFET进入线性区，漏源电压变为Rdson×IL。 这个时候栅源电压开始自由上升，上升的陡度由充电电流和输入电容决定，同时输入电容达到最大（因为这个时候VDS近乎等于0）。 5.2 栅电荷因子 栅电荷参数的最大优点是它不依赖于漏电流、不依赖于外偏压、也不依赖于温度。 有了栅电荷参数，就可以直接确定要得到某种满意的开关时间所需要的电流； 或者反过来，它可以很方便在所需电流、功耗和可达到的开关时间进行折中处理。 例：80V偏压下开通1A漏电流需要20nC，经过简单计算就可以得出，如果采用2A的驱动电流，则开通时间为10ns，如果用20mA的电流，则开通时间为1μs。 5.2 栅电荷因子 栅电荷参数还可以非常快地估算出驱动功耗的平均值，为： 其中：Qc为栅电荷参数；VG