实验指导9设计型研讨.pptVIP

* “纸上得来终觉浅，绝知此事要躬行。” 实验九 集成计数器及应用 一、实验目的 1.掌握集成计数器的逻辑功能测试方法及其应用。 2.运用集成计数器构成任意进制计数器。 3.掌握同步计数器74LS162的级连应用方法。 4.熟悉数码管的使用。 二、实验器件和仪器设备 1．异步计数器74LS90 1片 2．同步十进制计数器74LS162 2片 3．与非门74LS00 1片 4. 双4输入与非门74LS20 1片 5. 数字信号显示仪 6. GOS－6051示波器 7. 数字万用表UT56 1台 8. TDS－4数字系统综合实验平台 三、实验原理 计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。 数器的种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分有：同步计数器和异步计数器；根据计数进制的不同分为：二进制、十进制和任意进制计数器 ；根据计数的增减趋势分为：加法、减法和可逆计数器；还有可预置数和可编程功能计数器等。 目前，TTL和CMOS集成计数器都有较齐全的品种。使用者只需借助于器件手册提供的功能表和引脚排列图，就能正确地运用这些器件。 引脚图 特别注意： 电源和GND引脚 NC空端子 1. 2-5-10进制异步计数器74LS90 74LS90结构框图 简化逻辑符号 QAQDQCQB输出 5421码十进计数 QD ??↓ 0????× 0????× QDQCQBQA输出 8421码十进计数 ↓? QA ×???0 0????× 由QDQCQB输出 五进计数 0?? ?↓ 0????× ×???0 由QA输出 二进计数 ↓ ?0 ×???0 ×???0 异步置9异步置9 1????0????0????11????0????0????1 ×? ××? × 1????11????1 0????××????0 异步置0异步置0 0????0????0????00????0????0????0 × ?××? × 0????××????0 1?????11?????1 说明 QD?? QC?? QB ??QA CPA?CPB R91?R91 R01?R02 74LS90功能表 8421码： 权重：8、4、2、1。 无效码（伪码）：1010～1111 5421码： 权重：5、4、2、1。 无效码：0101,0110,0111,1101,1110,1111 5421 8421 0011 0011 3 0100 0100 4 1000 0101 5 1001 0110 6 1010 0111 7 1011 1000 8 1100 0010 0001 0000 1001 9 0010 2 0001 1 0000 0 Q3 Q2 Q1 Q0 CLR为同步清零端，低有效。 QD~QA为4位8421BCD码十进制计数输出端，QD高位。 LOAD为低电平有效预置数据控制端,实现同步置数。 D~A为并行同步预置数据输入端，其中D为高位。 RCO为超前进位端输出，高电平有效。 ENP、ENT为计数器计数控制端（其中ENT还控制进位输出端），高电平有效。 引脚图 2. 同步十进制计数器74LS162 逻辑符号 计数 X X X X ↑ 1 1 1 a b c d a b c d ↑ 0 X 1 保持原状态 X X X X X 1 0 1 0000 X X X X ↑ X X 0 8421BCD计数器74LS162功能表 8421BCD计数器74LS162功能表 验证是否正确？ 3. 同步四位二进制计数器74LS163 引脚图 其余特性参数参照教材 （1）预置法的先决条件是集成计数器必须有预置功能。 预置法基本思想——使计数器从某个预置状态开始计数，到达满足要求的模值的终止状态时，产生预置控制信号，加到预置控制端进行预置初始计数状态，并重复计数，实现模值M的计数。 3.利用集成计数器芯片可方便地构成任意（模M）进制计数器。构成方法： （1）预置法（置位法）又称反馈置数法 （2）复位法 (清零、清除）又称反馈归零法 （3）乘数法：级联 预置控制信号怎样获得？ ①进位信号可作为预置控制信号－常用方法 ②用门电路设计一个预置控制信号（注意置数端的有效电平高低，以确定用与门还是与非门来引导） 设N为原计数器模，M为现实现计数器