时钟与定时研讨.pptVIP

基本概念 时钟基本概念 发送信号端基本概念 接收信号端基本概念 线路段时延基本概念 时序分析 简单同步逻辑图与时序图 时序计算公式 应用举例 总结 7 时钟与定时 基本概念 时钟基本概念 发送信号端基本概念 接收信号端基本概念 线路段时延基本概念 时序分析 简单同步逻辑图与时序图 时序计算公式 应用举例 7.1 时钟与定时－－基本概念 时钟基本概念 时钟Jitter 时钟Skew 发送信号端基本概念 接收信号端基本概念 线路段时延基本概念 7.1 时钟与定时－－基本概念 时钟Jitter 时钟抖动是时钟沿相对理想时钟沿的偏差（如图1.1.1示），其是实际时钟的一种固有特性，它客观反映时钟的稳定性品质。 7.1 时钟与定时－－基本概念 时钟Skew 器件偏差：是时钟经过时钟分发芯片时，不同的输出时钟之间的相位偏差，属于器件的固有特性。 时延偏差：是时钟在布线过程中由于走线、负载以及拓扑结构等的影响造成的时钟相位偏差。器件偏差可以通过选择不同型号的器件来控制，不过它只能是区域性的。时延偏差是可以通过等长布线，负载均衡和对等拓扑结构等方法来控制。 7.1 时钟与定时－－基本概念 时钟基本概念 发送信号端基本概念 Tcomax Tohold 接收信号端基本概念 线路段时延基本概念 7.1 时钟与定时－－基本概念 Tcomax Tcomax是时钟沿到输出信号有效的最大延时。 Tohold Tohold是时钟沿到输出信号无效的最小延时。 7.1 时钟与定时－－基本概念 时钟基本概念 发送信号端基本概念 接收信号端基本概念 Tsetup Thold 线路段时延基本概念 7.1 时钟与定时－－基本概念 接收信号端基本概念 Tsetup Tsetup是输入信号开始有效到时钟沿采样点的建立时间。 Thold Thold是输入信号在时钟沿采样点之后到输入信号无效之间的保持时间。 7.1 时钟与定时－－基本概念 时钟基本概念 发送信号端基本概念 接收信号端基本概念 线路段时延基本概念 Tlogic Tflight和Tswitch 7.1 时钟与定时－－基本概念 Tlogic Tlogic是信号从输出端到接收端的传输过程中经过了逻辑延时器件，如Buffer、EPLD等造成的信号延时。Tlogic是逻辑器件的固有特性，可以选择不同的逻辑器件来调整其值的大小。 7.1 时钟与定时－－基本概念 Tflight和Tswitch（1） Tflight_rising是发送端信号理想波形上升沿到接收端实际信号上升沿与Voh电平交点的延时。 Tflight_falling是发送端信号理想波形下降沿到接收端实际信号下降沿与Vol电平交点的延时。 7.1 时钟与定时－－基本概念 Tflight和Tswitch（2） Tswitch_rising是发送端信号理想波形上升沿到接收端实际信号上升沿与Vol电平交点的延时。 Tswitch_falling是发送端信号理想波形下降沿到接收端实际信号下降沿与Voh电平交点的延时。 7.1 时钟与定时－－基本概念 Tflight和Tswitch（3） Tflight是Tflight_rising和Tflight_falling之间的最大值。 Tswitch是Tswitch_rising和Tswitch_falling之间的最小值。 为简化起见，后续的Tflight和Tswitch直接采用上升沿部分来描述。 7 时钟与定时 基本概念 时钟基本概念 发送信号端基本概念 接收信号端基本概念 线路段时延基本概念 时序分析 简单同步逻辑图与时序图 时序计算公式 应用举例 7.2 时钟与定时－－时序分析 时序分析 简单同步逻辑图与时序图 时序计算公式 应用举例 总结 7.2 时钟与定时－－时序分析 简单同步逻辑图 7.2 时钟与定时－－