第8章门电路与组合逻辑电路概述.ppt

第8章 门电路与组合逻辑电路 §8.1.1 数字电路基础 数字电路所关注的是输入与输出的逻辑关系，数字电路的信号是一组“1”或“0”的状态，在逻辑上，令高电平为逻辑“1”，令低电平为逻辑“0”，称为正逻辑。它与十进制数中“0”“1”意义不一样。数字电路处理的信号是脉冲的，脉冲是一种跃变信号，常见的是矩形波或尖顶波. 二、正脉冲和负脉冲 §8.1.2 基本逻辑运算与 基本逻辑门电路 1、“与门” 2、“或门” 3、“非门” 决定事件F的条件不具备时，事件F才发生，则称逻辑函数F是逻辑变量A的“逻辑非”。 4、导出逻辑门电路 4、导出逻辑门电路 4、导出逻辑门电路 §8.1.3 逻辑代数的运算法则 与逻辑函数的化简 §8.1.3 逻辑代数的运算法则 与逻辑函数的化简 §8.1.3 逻辑代数的运算法则 与逻辑函数的化简 §8.1.3 逻辑代数的运算法则 与逻辑函数的化简 组合逻辑电路公式化简 §8.1.3 逻辑代数的运算法则 与逻辑函数的化简 卡诺图化简 §8.1.3 逻辑代数的运算法则 与逻辑函数的化简 卡诺图化简 §8.1.3 逻辑代数的运算法则 与逻辑函数的化简 卡诺图化简 §8.1.3 逻辑代数的运算法则 与逻辑函数的化简 卡诺图化简 表1 例1的真值表 卡诺图化简 (1) 将卡诺图中的2n个(n=1,2,3,4,…)相邻为“1”的单元圈起来，形成矩形或正方形的集合(其中包括的单元数目一定是2、4、8…)，(2) 集合中的单元数要尽可能的多，即集合中包含的单元数越大可以消去的变量数目就越多。（圈圈要大）(3) 集合的数目要尽可能少，为达到这个目的可以重复使用某些单元；但是每画一个圈一定要至少包括一个未被圈过的新单元。集合数目越少，化简后的与或表达式中的项数就越少。（圈圈数要少）(4) 当所有为“1”的单元都被圈过后，化简过程完成。化简结果是各个集合项的的逻辑和。(5) 任何一个逻辑函数的卡诺图是唯一的，但化简后的逻辑函数表达式有时不是唯一的。 卡诺图化简规则 §8.2 组合逻辑电路的分析和设计 §8.2 组合逻辑电路的分析和设计 8.2.1 组合逻辑电路的分析 §8.2 组合逻辑电路的分析和设计 8.2.1 组合逻辑电路的分析 §8.2 组合逻辑电路的分析和设计 8.2.1 组合逻辑电路的分析 §8.2 组合逻辑电路的分析和设计 8.2.2 组合逻辑电路的设计 §8.2 组合逻辑电路的分析和设计 8.2.2 组合逻辑电路的设计 §8.2 组合逻辑电路的分析和设计 8.2.2 组合逻辑电路的设计 §8.2 组合逻辑电路的分析和设计 8.2.2 组合逻辑电路的设计 §8.2 组合逻辑电路的分析和设计 8.2.2 组合逻辑电路的设计 §8.2 组合逻辑电路的分析和设计 8.2.2 组合逻辑电路的设计 §8.3 组合逻辑电路的应用 半加器和全加器 编码器 译码器和数字显示 §8.3 组合逻辑电路的应用 概述 §8.3 组合逻辑电路的应用 8.3.1 加法器 §8.3 组合逻辑电路的应用 8.3.1 加法器 §8.3 组合逻辑电路的应用 8.3.1 加法器 §8.3 组合逻辑电路的应用 8.3.1 加法器 §8.3 组合逻辑电路的应用 8.3.1 加法器 §8.3 组合逻辑电路的应用 例题分析 编码器应用 §8.3 组合逻辑电路的应用 8.3.2 编码器 §8.3 组合逻辑电路的应用 三位二进制编码器的设计 §8.3 组合逻辑电路的应用 三位二进制编码器的设计 §8.3 组合逻辑电路的应用 三位二进制编码器的设计 §8.3 组合逻辑电路的应用 三位二进制编码器的设计 §8.3 组合逻辑电路的应用 三位二进制编码器的设计 §8.3 组合逻辑电路的应用 二-十进制编码器的设计 §8.3 组合逻辑电路的应用 二-十进制编码器的设计 §8.3 组合逻辑电路的应用 二-十进制编码器的设计 §8.3 组合逻辑电路的应用 二-十进制编码器的设计 译码器和数字显示(1) 概述 译码器和数字显示(2) 概述 译码器和数字显示(3) 二进制译码器 译码器和数字显示(4) 二进制译码器 译码器和数字显示(5) 二进制译码器 译码器和数字显示(6) 二-十进制显示译码器 译码器和数字显示(7) 半导体数码管 译码器和数字显示(8) 半导体数码管的接法 译码