第17章数字电路基础概述.ppt

— 晶体管-晶体管逻辑集成电路 集成门电路分类 TTL ECL NMOS CMOS PMOS 集成门电路 双极型 MOS型 — 金属氧化物半导体场效应管集成电路 （Metal-Oxide-Semiconductor，MOS） (Transistor-Transistor Logic Integrated Circuit , TTL) 17.5.1 TTL与非门的基本原理 T1:多发射极晶体管 17.5 TTL集成门电路 N N P TTL与非门的内部结构 +5V F R4 R2 R1 3k? T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C 输入 输出 （1）任一输入为低电平（0.3V）时 1V T2、T5截止 uo 输出高电平！ T3、T4饱和导通 TTL与非门的内部结构 +5V F R4 R2 R1 3k? T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C N N P 0.3V 三个PN结，导通需2.1V。而T1的基极电位为1V，不足以使T2、T5导通。 T2、T5全饱和导通 电位被嵌 在2.1V ?1V T3、T4 截止 （2）输入全为高电平（3.4V）时或输入全甩空 uo =0.3V 输出低电平 输入全甩空，相当于输入全“1” N N P +5V F R4 R2 R1 3k? T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C “1” (3.4V) A B F C 电路符号： 如：TTL门电路芯片（四2输入与非门，型号74LS00 ) 地GND 17.5.2 TTL门电路芯片简介 外形 电源VCC（+5V） 14 13 12 11 10 9 8 1 2 3 4 5 6 7 常用TTL逻辑门电路 名称 国际常用系列型号 国产部标型号 说明 四2输入与非门 74LS00 T1000 四2输入或门 四2异或门 四2输入或非门 四2输入与门 双4输入与非门 双4输入与门 六反相器 8输入与非门 74LS32 74LS02 74LS08 74LS86 74LS21 74LS20 74LS30 74LS04 T186 T1008 T1086 T1021 T1002 一个组件内部有四个门，每个门有两个输入端一个输出端。 一个组件内有两个门，每个门有4个输入端。 只一个门，8个输入端。 有6个反相器。 输入A、B波形如图所示, 请画出与非门的输出（Y）波形。 A B Y 课堂练习: A B Y 0 0 1 0 1 1 1 0 1 1 1 0 真值表 A B 17.5.2 TTL门电路的主要技术参数 1) 输出高电平、低电平 高电平: 3.4V--4V 以上 低电平: 0.3V--0.4V以下 2) 阈值电压：UT=1.4V 1 uO uI UT=1.4V uI uO 高电平 低电平 当输入电压由小变大时，使输出电压由高电平变为低电平的输入电压称为阈值电压UT。 3) 扇出系数：输出端允许驱动的门电路的最大数目 ≥1 一般门电路 N =10，特殊驱动器N =10 4）平均传输延迟时间tPD tPHL tPLH 50% 50% 输入波形 输出波形 上升延迟时间 下降延迟时间 平均延迟时间tPD ＝（上升延迟时间＋下降延迟时间）/2 典型值：74LS00与非门 9.5ns 测试值：3～5ns 例： 现象：输出并不全为低电平，而是有“毛刺” =1 uo 异或门 ui 异或门两个输入相同时输出应该为0 1 1 17.5.4 TTL三态门和OC门 三态门：输出有三个状态：1，0 ，高阻 OC门：输出端集电极开路（Open Collector） 1. 三态门 EN=0时，输出高阻 EN=1时， EN=1时，输出高阻 EN=0时， 1 Y A EN Y A EN Y A EN 反相输出 同相输出 使能端低电平有效 使能端高电平有效 1 Y A EN 使能端 三态门应用举例 总线X 数据A 数据B 1 控制E EN EN 一般门电路的输出端不能联接在一起。但三态门的输出端可以联接在一起，构成“总线”，用于计算机系统中。多个三态门不能同时开通。 A E B X X=A X=A X=B X=B 2. OC门（OC：集电极开路） 输入全1时，输出为0； 输入任一为0时，输出开路 此表达式不适合OC门 A B Y C 符号 非门、与非门、或门等都有OC门的结构 RL +12V OC门带外部负载时，可以使用不同电压。 +5V F R4 R2 R1 3k? T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C ？ OC门应