数字电路逻辑设计(王毓银)第_4_章_组合逻辑电路解答.ppt

第4章 组合逻辑电路 教学要求 定义 方框图 特点 常用组合模块 4.1 组合逻辑电路的分析 分析的目的 分析的步骤 级数的概念 例 例 例 例 4.2 组合逻辑电路的设计 设计步骤 采用SSI的组合逻辑电路设计 一、既有原变量又有反变量输入 例 采用与非器件实现 例 采用或非器件实现 例 采用与或非器件实现 练习* 练习* 练习* 二、只有原变量输入，用与非门实现 例 例 例 例 例 例 *小结 *只有原变量输入，用与非门设计步骤： *例 *三、只有原变量输入，用或非门实现 *利用相关函数之间的关系 *例 *四、多输出组合逻辑电路的设计 例 例 例 例 例 设计说明 4.3 常用组合模块的功能及应用 常用组合模块的功能及应用 全加器的功能及应用 1、半加器 2、全加器 全加器的输出函数 全加器的输出函数 全加器的逻辑图和逻辑符号 3、串行进位加法器 4、并行进位加法器（超前进位加法器） 超前进位的产生 4位超前进位全加器 5、采用全加器实现组合逻辑函数 例4-11 (P155) 例4-11 例4-11 编码器的功能及应用 编码器的分类 普通编码器 普通编码器的真值表 优先编码器 优先编码器 优先编码器真值表 国标编码器的逻辑符号 优先编码器的扩展 中规模优先编码器 译码器的功能及应用 译码器的分类 变量译码器 2线-4线译码器 逻辑符号 扩展为3线-8线译码器 3-8线译码器 真值表 中规模集成变量译码器 变量译码器作为数据分配器* 4输出的数据分配器* 利用完全译码器实现组合逻辑函数 例4-9（P153） 例4-9 例4-9 练习* 码制译码器 真值表 逻辑符号 译码器的功能扩展 中规模集成码制译码器 显示译码器 数码显示电路 逻辑图 七段显示译码器逻辑符号 数码译码显示系统 中规模集成显示译码器 比较器的功能及应用 一位数值比较器 真值表 4位数值比较器 逻辑符号 比较器的功能表 比较器的功能扩展 功能扩展 数据选择器的功能及应用 双4选1数据选择器 功能及输出 8选1数据选择器 数据选择器的扩展 数据选择器的扩展 数据选择器的应用 数据选择器的应用 实现组合逻辑函数（P147） 实现组合逻辑函数 实现组合逻辑函数 例 例 练习 实现组合逻辑函数 扩展法实现组合逻辑函数 例 例 降维图法实现组合逻辑函数 降维图法举例 降维方法 例4-7（P151） 例4-7 例4-7 例4-8（P151） 例4-8 例4-8 例4-8 例4-8 例4-8 例4-8 *练习 *练习 两点说明 采用中规模器件设计组合电路总结 采用中规模器件设计组合电路总结 采用中规模器件设计组合电路总结 4. 4 组合电路中的竞争冒险 竞争冒险的概念 产生竞争冒险的原因 竞争冒险的分类 竞争冒险的分类 竞争冒险的波形 例4-12（P156） 例4-12 例4-12 分析 分析 竞争冒险的判断 竞争冒险的判断 竞争冒险的判断 竞争冒险的消除 竞争冒险的消除 作业P172 4-1，4-4 (1) (2) (3)，4-5，4-12，4-14 作业中存在的问题 例 试用8选1MUX实现逻辑函数： 解 (A=0时选通低位片1， A=1时选通高位片2) 上式中，第一项在A=0时成立，即片1工作，括号内为关于B、C、D的4个最小项m0,m3,m6,m7；第二项在A=1时成立，即片2工作，括号内为关于B、C、D的4个最小项m2,m3,m5,m6。 8选1数据选择器有3个地址端，8个数据输入端，而4变量函数一共有16个最小项，所以采用8选1数据选择器扩展成16选1数据选择器。 可知片1的 D0=D3 =D6 =D7=1, D1=D2 =D4 =D5=0 片2的 D2=D3 =D5 =D6=1, D0=D1 =D4 =D7=0 将上式两括号中的内容与片1、2的逻辑函数关系式相比： 降维图法 在一个函数的卡诺图中，函数的所有变量均为卡诺图的变量，图中每一个最小项小方格，都填1或0或任意项×。 一般将卡诺图的变量数称为该图的维数。 如果把某些变量也作为卡诺图小方格内的值，则会减少卡诺图的维数，这种卡诺图称为降维卡诺图，简称降维图。 作为降维图小方格中值的那些变量称为记图变量。 例：降维（P150） 降维方法总结： 如果记图变量为X，对于原卡诺图（或降维图）中， 当X＝0时，原图单元值为F， X＝1时，原图单元值为G， 则在新的降维图中对应的降维图单元中填入子函数XF＋XG。 说明：F和G可以为0，可以为1，可以为某另一变量，也可以为某一函数。 例 用8选1数据选择器实现函数(注意修正例题中错误) 解 第一步 作出F的卡诺图，并降维 在F的卡诺图中，以D为