数字集成电路第6章解答.pptVIP

集成注入逻辑电路(I2R)电路 特点:集成密度高;功耗低;延时功耗积小;成本低;工艺与其他集成电路兼容;数模作在同一芯片中 结构:一种单管输入多管输出的反向器 由一横向PNP管和一倒置的NPN管构成 PNP管的集电极和NPN管的基极共用 PNP管的基极和NPN管的发射极共用 又称合并的MTL电路(merged) 集成注入逻辑电路(I2L)电路 NPN管是倒置的,普通晶体管的集电区作为发射区,发射区作为集电区.NPN管发射区接地,各单元电路间不需要隔离,简化工艺,缩小面积. 每个单元电路只有一对互补的管子,有两对电极共用,电路形式简单,元件少,单元内部没有互连线 单元电路中没有电阻,横向PNP管代替了高值电阻,本级PNP管恒流注入管既是反向器的电流源,又是前级的负载,使单元电路的面积缩小,功耗下降. I2L基本单元电路工作原理 I2L基本单元电路工作原理 I2L基本单元电路工作原理 I2L基本单元电路工作原理 I2L电路分析(倒置NPN管对β的影响 反向运作的NPN管,发射区的电阻高;集电结面积比发射极面积小;表面复合,这三方面对β影响大. 解决办法:提高发射区与基区杂质的比;提高发射区和基区中少数载流子的寿命;减小基区宽度;使集电极与发射极面积之比为1;改善表面状态以减小表面复合. I2L电路分析(基极串联电阻,对反向运用的NPN管β的影响 发射极与基极接触孔的间距加大,基极电阻增大,结压降下降,导致β下降 各集电极的基极串联电阻不同,会造成集电极电流的不均匀 解决办法:集电极排列方向和注入条平行,使基极引线孔到各个集电区的距离均匀,以提高β和均匀性;注入条与集电区排列垂直,可采浓硼基区短路条或面积补偿方法. I2L电路分析(基极串联电阻,对输出低电平的影响) I2L电路分析(基极串联电阻,对传输时间的影响) 本级门由导通转为截止时,0---1 注入电流IP 由Q4 经Q2 管的基极接触孔通过前一级Q1 管的输出端放电. 放电速度与基极电阻有关 提高横向PNP管的共基极电流增益α 基区宽度要小 少数载流子的寿命尽量长 发射结底面积与侧面积之比要小 发射结两侧浓度比尽可能大.对于侧面,要求 改善表面状态,降低表面复合率 I2L电路分析(电路正常工作的条件) I2L电路分析(电路正常工作的条件) 电压传输特性和抗干扰能力 I2L电路延时功耗积 I2R电路由于工作电流小,电源电压低,以及单元内无电阻等原因,其功耗是很小的,每级I2R电路平均功耗可低达,6nW-7μW/门,但I2R电路的传输延迟时间较大,一般为20-30nS,比TTL电路的10nS大的多,这主要由I2R电路结构特点和工作电流小决定的 I2L电路的逻辑组合 I2L电路单端输入、多集电极输出的反向器 发射极都是接地的， 各单元都有PNP管恒流源注入，且注入条为公共的， 所以其单元电路有时可以简化 集电极开路输出，可以实现“线与” 很方便完成基本逻辑操作“正或非”、“正与非” I2L电路的工艺与版图设计 全I2L电路工艺结构 一个芯片上全为I2L电路，而无其它类型的电路或输入输出接口电路同它相容，可分为外延型和非外延型。 混合I2L电路工艺结构 工艺控制 I2L电路的版图设计 全I2L电路工艺结构（非外延型） 器件直接作在单晶衬底上 5次光刻,(深N+墙、P型基区、浅 N+集电区、接触孔、铝互连），三次扩散（N+墙、P型基区、浅 N+） NPN管对β有要求；PNP对α有要求 为了提高β，衬底电阻越低越好 为了提高α，衬底电阻越高越好， 折衷一下，一般照顾NPN管多一些，选0.1cm 全I2L电路工艺结构（非外延型） 优点:衬底单晶片缺陷较少 掺杂控制可较准 少子寿命长 有利于提高增益 且成本较低 全I2L电路工艺结构（外延型） 在N+衬底上外延一层电阻率为0.1 殴姆.cm的N型外延层材料,器件作在其上,其余工艺基本相同, 优点:可以减小发射区少子的存储;在NPN管中形成加速载流子渡越的杂质分布,从而减小渡越时间;又可解决NPN和PNP对衬底的不同要求,有利于提高两者的增益 混合I2L电路工艺结构 混合I2L电路指在同一芯片上除了I2L电路外,还有其它电路 在高阻衬底上,进行N+埋层扩散;再在其上进行外延层扩散;依此进行P+隔离扩散、 深N+墙扩散、P型基区扩散、浅N+ 集电区扩散、接触孔光刻、铝互连光刻，七次光刻。五次扩散。 同时形成其它电路，灵活，但兼容性困难 无论哪种，要求少子寿命长、晶格完整性好， 特别是不应还有会引起杂质快速扩散的微观缺陷以及有害的重金属杂质 工艺控制 采用无金工艺 低温退火 磷吸收 基区硼扩散 集电区磷扩散 接触孔光刻的针孔控制 横向PNP管基区宽度及其均匀性控制 I2L电路的版图设计（总体布局） 由一根公用的注入条供电，把