接口第二章课题.pptVIP

主流处理器 * Intel 80X86 * PowerPC 主流处理器 * ARM Pentium系列 Pentium、Pentium Pro、 Pentium MMX、Pentium Ⅱ、Pentium Ⅲ、P4处理器 双核、多核架构 80286、80386、80486 80286处理器 第五节 32位 微处理器 * 支持两种工作模式，即实地址模式和保护地址（虚地址）模式 * 内部结构由四部分组成：执行单元EU、地址单元AU、总线单元BU和指令单元IU * 16条数据线、24条地址线 * 采用流水线工作方式，并行操作，速度比8086 快5倍 ● 1、80286处理器 80386微处理器 * 内部、外部的数据总线均为32位，地址总线32位，直接寻址能力达4GB；虚地址保护模式下虚拟内存可达64TB（MM字节）。 * 六个并行处理单元：执行单元、分段单元、分页单元、总线单元、指令预取单元和译码单元。 ● 2、80386处理器 MMU存储器管理单元 80386微处理器的寄存器 34个寄存器 与之对应 用于控制80386的工作方式 80386微处理器的寄存器 34个寄存器 与之对应 用于控制80386的工作方式 80386微处理器的工作方式-实地址 实地址模式、保护模式、虚拟8086模式 80386三种工作方式 实地址模式 * 地址线只用低20位寻址，地址线A20~A31=0空间1MB * 操作数默认长度16位 * 物理地址的形成方式与8086一致 段基址和偏移量都用16位表示 实地址模式的地址变换 * 第2章 第 2章 第一节 8086内部结构 第二节 8086的寄存器结构 第三节 8086存储组织 第四节 8086的I/O组织 第五节 32位微处理器 微处理器的功能结构 8086内部结构 第一节 8086 内部结构 ● 一、8086的内部结构 1 2 3 4 5 6 内部暂存器 IP ES SS DS CS 输入/输出控制电路 总线 执行部分控制电路 ∑ ALU 标志寄存器 AH AL BH BL CH CL DH DL SP BP SI DI 通用 寄存器 地址加法器 指令队列 执行部件 （EU) 总线接口部件 （BIU) 16位 20位 16位 16位 执行单元EU ● 1、执行单元EU 8086的内部结构从功能上分成两个单元 执行部件EU 总线接口部件BIU (Execute Unit) EU组成 EU功能 通用寄存器 ALU 指令操作控制电路 状态标志寄存器 AX.BX.CX.DX.SP.BP.DI.SI 全部指令的译码、执行 与BIU交换数据和地址 对通用和标志寄存器进行管理 1 2 3 4 5 6 16位 16位 总线接口单元BIU (Bus Interface Unit) BIU组成 BIU功能 段寄存器 IP指令指示器 地址产生器ALU 总线控制器 CS.DS.SS.ES 通过运算得到20位的物理地址 预取指令 指令队列 (先进先出FIFO) 队列长度 预取办法 6个字节 BIU从存储器超前取出较多指令存放在队列中,EU从队列中取出要执行的指令 空闲2个字节就预取 (取指、取数) ● 2、总线接口部件BIU 执行所有总线操作 并行操作方式 ● 3、并行操作方式 一条指令的执行过程？ 取指、译码、执行、存放结果 ① ② ③ ④ 一条指令的执行过程 8086一条指令的执行过程 CPU 并行操作方式 ● 3、并行操作方式 一条指令的执行过程？ 取指、译码、执行、存放结果 ① ② ③ ④ 占用总线的操作①、④ 取指 执行 取指 执行 …… …… 8位机 串行操作 取指 取指 取指 取指 …… …… 等待 执行 执行 执行 执行 …… 并行操作 BIU EU 8086 提高CPU的效率 8086 CPU的内部寄存器 第二节 8086 寄存器结构 8086 CPU的内部寄存器 ● 一、通用寄存器 AH AL BH BL CH CL DH DL 0 15 7 0 0 7 4个数据寄存器可分成高8位和低8位两个独立的寄存器。 AX CX BX DX DX：数据寄存器（Data register） 存放双字长数据的高16位，或外设端口地址。 AX：累加器(Accumulator) 使用频度最高，用于算术、逻辑运算以及与外设传送信息等。 BX：基址寄存器（Base address Register） CX