VHDL1电子科技大学课件研讨.ppt

VHDL语言与数字集成电路设计 电子科技大学 张鹰 第一章 概述 VHDL Very high speed integration circuits Hardware Description Language 一种集成电路的硬件描述语言； 用于进行数字集成电路的设计； 什么是集成电路 数字集成电路的特点与发展 数字集成电路的设计特点 硬件描述语言的用途 重要概念 在一片芯片上使用多个单元器件互连形成具有一定功能的整体电路单元或电路系统 集成化的特点： 小型化、高性能、低成本 什么是集成电路（IC） 模拟集成电路 采用晶体管器件和阻容元件构成； 集成运放、集成稳压、集成定时器等 主要问题： 模拟器件的精度低、功耗高、抗干扰能力差以及信息可靠存储的困难对集成度形成极大的阻碍； 数字集成电路 利用晶体管形成逻辑门电路构成； 目前以CMOS工艺为主进行制备； 工艺简单，精度高，设计灵活性大，可以进行可编程设计，成本低； 在信息技术领域得到广泛的应用： 通信、音像、计算机、自动控制… 从上世纪60年代初开始发展： 第1个IC门电路：NAND2 Moore定律： 单位面积上的晶体管数量每年加倍。 从简单的门电路到复杂的数字系统，系统复杂程度急剧提高。 数字集成电路的发展 SSI （1—20gates） 基本单元组合 （P.13）MSI（20—200） 简单功能电路： 译码器、数据选择器、寄存器、计数器 LSI（200—20万） 小规模系统组件： 存储器、微处理器、可编程逻辑器件 VLSI（可达上亿） 大型系统组件或小型系统 SOC：Systems on chip ! 数字集成电路的发展 数字集成电路的设计 数字集成的设计基础：ASIC 从通用器件的设计转向面向用户的设计： 全定制设计—半定制设计—可编程设计 功能分割、分层模块设计 电路复用：IP核的设计与应用 自顶向下的设计：Top-down 形成层次化设计；将责任和方法隔离；对数据和操作进行封装； 标准化：模块外部接口协议的统一 个性化：内部修改和维护的独立性 数字集成电路的设计思想：OOD CAD：计算机辅助设计：画图 CAE：计算机辅助工程：逻辑简化 EDA：电子设计自动化：设计与验证 需要建立共同交流的语言，便于不同设计团队之间的配合与交流。 数字集成电路的自动化设计 采用文本形式对电路进行描述，便于电路设计和修改； 全面支持电路硬件的设计、验证、综合和测试；设计与具体工艺无关，适合于多层次设计； 具有良好的开放性和并行设计能力、便于交流保存共享。 设计交流的语言：HDL 一个简单数字电路的设计描述 4位加法器标准模块：a+b+ci=s 3组输入，1组输出； 4位加法的实现过程 可以采用4个全加器模块（FA）连接实现； 每个模块有3个输入，2个输出； VHDL对电路模块的描述 entity add4 is port (a,b: in bit_vector( 3 downto 0 ); ci : in bit; s : out bit_vector(4 downto 0)); end add4; 采用实体（entity）描述模块的外部端口 VHDL对电路内部结构的描述 architecture str of add4 is signal c: bit_vector(2 downto 0); component fa is port (a,b,ci: in bit; s,co : out bit); end component; begin u1:fa port map (a(0),b(0),ci,s(0),c(0)); u2:fa port map (a(1),b(1),c(0),s(1),c(1)); u3:fa port map (a(2),b(2),c(1),s(2),c(2)); u4:fa port map (a(3),b(3),c(2),s(3),s(4)); end str; 采用结构体（archtecture）描述模块的内部连接关系 对上述描述程序的电路综合 程序准确体现了希望实现的电路结构 全加器的设计 VHDL不仅可以通过连线描述进行电路设计，也可以通过运算关系或电路的行为特征进行电路设计。 根据数字电路的基本知识，全加器的功能可以由下列逻辑运算描述： 全加器的VHDL程序 entity fa is port (a,b,ci: in bit; s,co : out bit); end fa; ? arc