外延工艺-SYGJPIE课程方案.pptVIP

外延工艺 -理论; 外延工艺简述 CVD基础 气相外延生长的热动力学 外延掺杂 外延缺陷 ; Epi—外延含意是在单晶衬底上，按衬底晶向生长一层新的单晶薄膜的工艺技术。 应用: ①双极器件与电路： 轻掺杂的外延层--较高的击穿电压； 重掺杂的衬底降低集电区的串联电阻。 ②CMOS电路： a.避免了闩锁效应； b.降低漏电流； c.外延Si表面损伤小。;在双极晶体管（电路）中的应用 ;在CMOS器件（电路）中的应用 ;外延的分类： ①按工艺分类： 气相外延（VPE， Vapor Phase Epitaxy ）：硅的主要 外延工艺，利用硅的气态化合物或者液态化合物的蒸 汽，在加热的硅衬底表面和氢发生反应或自身发生分 解还原出硅。 液相外延（LPE， Liquid Phase Epitaxy）：衬底在液相中，液相中析出的物质并以单晶形式淀积在衬底表面的过程。此法广泛应用于III-V族化合半导体的生长；原因是化合物在高温下易分解，液相外延可以在较低的温度下完成。 ;外延的分类： 固相外延（SPE， Solid Phase Epitaxy）：半导体单晶上的非晶 层在低于该材料的熔点或共晶点温度下，通过退火等手段,在单 晶衬底上生长出新的单晶层的过程。固相外延衬底温度低，杂 质扩散小，有利于制造突变掺杂界面的外延层。 分子束外延（MBE，Molecular Beam Epitaxy）：在超高真空条 件下，利用薄膜组分元素受热蒸发所形成的原子或分子束，以 很高的速度直接射到衬底表面，并在其上形成外延层的技术。 特点：生长时衬底温度低，外延膜的组分、掺杂浓度以及分布 可以实现原子级的精确控制。 ;②按材料分类 同质外延：外延层与衬底的材料相同，如 Si上外延Si，GaAs上外延GaAs； 异质外延：外延层与衬底的材料不相同，如 Si上外延SiGe 或 SiGe上外延Si； ③按压力分类 常压外延（ATM） ； 低压（减压）外延：40-60torr;（RP） ;外延的反应步骤： a. 加热并通入HCL吹扫反应器基座。 b. 冷却到850度并把干净的硅片装入反应室。 c. 充入氢气并赶走氮气。 d. 加热到氢气烘烤温度以除去自然氧化层。 e. 冷却到沉积温度 f. 引入硅原料和掺杂剂以沉积所要的薄膜 ; 化学气相沉积（Chemical vapor deposition)简称CVD技术，指把含有构成薄膜元素的气态反应剂或液态反应剂的蒸气及反应所需其它气体引入反应室，在衬底表面发生化学反应生成薄膜的过程。 简单说，就是将两种或两种以上的气态原材料导入到一个反应室内，然后他们相互之间发生化学反应，形成一种新的材料，沉积到基体表面上。; 化学气相沉积的主要过程，大致分五个主要 步骤： ;(c) 吸附原子（分子）在衬底发生化学反应，生成固态物质和气体副产物，固态物淀积。 (d) 气态副产物和未反应的反应剂扩散通过界面边界层。 (e) 进入主气流里，并离开系统 ; ;化学气相沉积的优点： ①好的台阶覆盖能力 ②填充高的深宽比间隙的能力 ③好的厚度均匀性 ④高纯度、高密度 ⑤可控制的化学组分 ⑥高度的结构完整性和低的膜应力。 ⑦好的电学特性 ⑧对衬底材料或下层膜有好的粘附性; 气相外延（Vapor-Phase Epitaxy , VPE）是集成电路制造工艺中最普遍使用的外延工艺，实际是一种高温 CVD 工艺。 与 CVD 工艺相同，气相外延过程也可分为5个连续的步骤。反应气体从反应室入口处向硅片附近输运，通过同质反应生成系列次生分子，次生分子扩散穿过滞流层到达硅片表面并被吸附，在硅片表面发生异质反应生成单晶硅，气体副产物解吸附并被排出系统。 ; 1966年Grove建立了一个简单的CVD淀积速率模型；虽然简单，但Gvove模型解释了CVD过程中的许多现象并准确地预测了薄膜淀积速率。将CVD过程简化成两个部分： 1）气相过程（反应剂在边界层中的输运） 2）表面过程（反应剂在表面的化学反应） 根据次模型，外延膜的生长速率 R 可表为： ;式中，Cg 代表主气流中的反应剂浓度， N 表示单位体积的薄膜含有的硅原子 的数量，对于硅，N的值为5×1022原子/厘米3 Hg 表示气相质量运输系数， Ks表示化