第2章8086CPU结构技巧.pptVIP

第2章 8086CPU结构;2.1 8086微处理器内部基本结构;8088的内部结构;1. 执行部件;2. 总线接口部件;2.1.2 8086CPU寄存器结构 ;8086/8088的内部寄存器;通用寄存器;数据寄存器;变址寄存器;指针寄存器;指令指针寄存器IP;标志寄存器;标志的作用;进位标志CF（Carry Flag）;符号标志SF（Sign Flag）;奇偶标志PF（Parity Flag）;溢出标志OF（Overflow Flag）;辅助进位标志AF（Auxiliary Carry Flag）;方向标志DF（Direction Flag）;中断允许标志IF（Interrupt-enable Flag）;陷阱标志TF（Trap Flag）;2.2 8086总线的工作周期;2.3 8086微处理器外部基本引脚与工作模式;两种组态利用MN/MX*引脚区别 MN/MX*接高电平为最小组态模式 MN/MX*接低电平为最大组态模式 两种组态下的内部操作并没有区别;2.3.2 8086微处理器外部基本引脚;2. 两种模式下含义不同的引脚信号 ⑴ 最小模式下的引脚信号;1. 数据和地址引脚;1. 数据和地址引脚（续1）;1. 数据和地址引脚（续2）;2. 读写控制引脚;2. 读写控制引脚（续1）;2. 读写控制引脚（续2）;2. 读写控制引脚（续3）;2. 读写控制引脚（续4）;2. 读写控制引脚（续5）;2. 读写控制引脚（续6）;3. 中断请求和响应引脚;3. 中断请求和响应引脚（续1）;3. 中断请求和响应引脚（续2）;4. 总线请求和响应引脚;4. 总线请求和响应引脚（续1）;5. 其它引脚;5. 其它引脚（续1）;5. 其它引脚（续2）;5. 其它引脚（续3）;“引脚”小结;“引脚”提问;最小组态的总线形成;最大组态的引脚定义;最大组态的总线形成;（1） 20位地址总线的形成;补充：三态门和D触发器;D触发器;74LS273;74LS373;Intel 8282;三态缓冲器;74LS244;双向三态缓冲器;Intel 8286;74LS245;（2） 8位数据总线的形成;（3） 系统控制信号的形成;1.存储器的分段结构;存储器的分段管理;存储器的分段管理;存储器的分段管理;存储器的分段管理;物理地址和逻辑地址;数据的存储格式;8086的存储格式;信息的表示单位;存储单元及其存储内容;小端方式;数据的地址对齐;2.5 8086微处理器的时序;8086微处理器的时序（续1）;8086微处理器的时序（续2）;8086微处理器的时序（续3）;8086微处理器的时序（续4）;最小组态的总线时序;存储器写总线周期;I/O写总线周期;存储器读总线周期;I/O读总线周期;插入??待状态Tw;最大组态的写总线时序;最大组态的读总线时序;什么是分时复用？;基本控制信号的组合方法;最小组态总线形成;S2*、S1*、S0*的编码意义;总线周期;存储器读[20002H]＝35H;等待状态