第2章可编程逻辑器件技巧.ppt

第二章 可编程逻辑器件; 可编程逻辑器件PLD（Programmable Logic Device）是从20世纪70年代发展起来的一种允许用户配置的集成逻辑器件。可编程器件PLD与专用集成电路ASIC（Application Specific IC）相比较，因其具有成本低、使用灵活、设计周期短、可靠性高等特点，极大促进数字集成电路的发展。 ;2.1 简单PLD的基本结构; 在数字系统中，根据布尔代数的知识，可知任何组合逻辑函数都可以用与或表达形式描述，也即可用“与门-或门”两种基本门电路实现任何组合逻辑电路，而任何时序逻辑电路又都是由组合逻辑电路加上存储元件（触发器）构成的。 ;可编程电路结构;与阵列和或阵列 是电路的主体，其功能主要是用来实现组合逻辑函数。 输入处理电路 是由输入缓冲器组成，其功能主要是使输入信号具有足够的驱动能力并产生输入变量的原变量以及反变量两个互补的信号。 输出处理电路 主要是由三态门寄存器组成，其功能主要是提供不同的输出方式，可以由或阵列直接输出（组合方式），也可以通过寄存器输出（时序方式）。 ;（a）;20世纪70年代初期的PLD主要是： 可编程只读存储器PROM（Programmable Read Only Memory） 可编程逻辑阵列PLA（Programmable Logic Array）。 ; 在PROM中，与门阵列固定，或门阵列可编程， PROM只能实现组合逻辑电路；在组合逻辑函数的输入变量增多时，PROM的存储单元利用率比较低；PROM的与阵列采用的是全译码，产生了全部最小项；PROM是采用熔丝工艺，只可一次性编程使用。 ; 可编程逻辑阵列PLA是对PROM进行改进而产生的。在PLA中，与门阵列和或门阵列都是可编程，其阵列结构如图2-4所示。虽然PLA的存储单元利用率相对较高，但是其与阵列和或阵列都是可编程，造成软件算法复杂，运行速度大幅下降；并且该器件依然是采用熔丝工艺，只可一次性编程使用。 ;20世纪70年代末期，MMI公司率先推出可编程阵列逻辑PAL(Programmable Array Logic)器件。 ; 在PAL中与门阵列是可编程的，而或阵列是固定的，其阵列结构如图2-5所示。虽PAL具有多种输出和反馈结构，为逻辑设计提供一定的灵活性，但是不同的PAL器件具有独立的、单一性的输出结构，从而造成 PAL器件的通用性比较差；此外，PAL器件仍采用熔丝工艺，只可一次性编程使用。;20世纪80年代中期，Lattice公司在PAL的基础上，设计出了通用逻辑阵列GAL（Generic Array Logic）器件， GAL在阵列结构上保留了PAL的与阵列可编程、或阵列固定的结构。 GAL首次采用了CMOS工艺，使得GAL具有可以反复擦除和改写的功能，彻底克服了熔丝型可编程器件的只能一次可编程问题。在GAL的输出结构上采用输出逻辑宏单元OLMC（Output Logic Macro Cell）电路，而输出逻辑宏单元OLMC设有多种组态，可配置成专用组合输入、专用组合输出、组合输出双向口、寄存器输出、寄存器输出双向口等等，从而为逻辑设计提供了更大的灵活性。 ;2. 2 CPLD的基本结构;MAX7000S系列器件结构;INPUT/GCLK1;1．逻辑阵列块LAB（Logic Array Blocks）;2. 宏单元（Macrocells）;乘积项 选择 矩阵;3. 扩展乘积项EPT（Expander Product Terms）;（1）共享扩展项（Shareable Expanders）;乘积项 选择矩阵; 并联扩展项是指宏单元中没有被使用的乘积项，将这些乘积项分配到邻近的宏单元去以实现复杂的逻辑函数功能。 。图2-9表示并联扩展项是如何从邻近的宏单元借用的。;16个共享扩展项; 通过可编程连线阵列PIA（Programmable Interconnect Array），可以把不同的逻辑阵列块相互连接，以实现用户所需要的逻辑功能。通过对可编程连线阵列PIA合适编程，就可以把器件中的任何信号连接到其目的地上。所有的MAX7000S器件的专用输入、I/O引脚和宏单元输出都是连接到可编程连线阵列PIA，而通过可编程连线阵列PIA能够有把这些信号送到整个器件内的任何地方。只有每个逻辑阵列块需要的信号才布置从可编程连线阵列PIA到逻辑阵列块LAB的连线。 ;到LAB; I/O控制块IOC主要是由三态门和使能控制电路构成的，在每个逻辑阵列块LAB和I/O引脚之间都有一个I/O控制块IOC。I/O