第章EDAQuartusII集成开发工具概述.pptVIP

第3章 Quartus II集成开发工具;基于Quartus II进行EDA设计开发的流程 ;3.1 Quartus II原理图设计 -支持面向对象技术;1. 为本项工程设计建立文件夹;2. 输入设计项目和存盘;3. 将设计项目设置成可调用的元件 ;4. 设计全加器顶层文件 ;5. 将设计项目设置成工程和时序仿真 ;5. 将设计项目设置成工程和时序仿真 ;5. 将设计项目设置成工程和时序仿真 ;3.4 基于宏功能模块的设计;3.4.7 其他模块-Maxplus2库;计数器74161设计举例 ;仿真结果;mod12计数器;BCD码计数器与二进制码计数器的仿真波形; 设计的创建、编辑； 在Quartus II中，用户的每个独立设计都对应一个项目，每个项目可包含一个或多个设计文件，其中有一个是顶层文件，顶层文件的名字必须与项目名相同。编译器是对项目中的顶层文件进行编译。项目还管理所有中间文件，所有项目的中间文件的文件名相同，仅后??名（扩展名）不同。 *对于每个新的项目最好建立一个单独的子文件夹，其名字不能为中文，只能为英文、数字或字符！ *不要在C、D盘中保存设计，一般放在其他盘如E盘！ *更不能与Quartus II的关键字同名！打开 层次管理窗口，可看到当前项目的层次关系； *最好以学号如AY0306103命名文件夹； sy01 sy02 sy03 sy04 sy05 sy06 38yima mod13bcd 保存设计输入文件为*.bdf;实验一 3－8译码器演示;3-8译码器（ Decoder）-P178;3-8译码器（ Decoder）;模100BCD码计数器;参考P148例6.15-模100BCD码计数器;3.4.1~ 3.4.6 Megafunction库;算数运算模块库（arithmetic） ;参数化乘法器lpm_mult宏功能模块的基本参数表;（1）调用lpm_mult;（2）lpm_mult参数设置;（3）编译仿真;3.4.3 计数器模块-P83;计数器模和控制端口设置 ;更多控制端口设置;模24方向可控计数器电路;1、lpm_counter：参数化计数器P83;1、lpm_counter：参数化计数器; 1、lpm_counter：参数化计数器;参数化计数器的使用方法一：直接调用;;参数化计数器的使用方法二：使用MegaWizard;lpm_counter的使用初步;分频器的Verilog 描述：;3. 将设计项目设置成可调用的元件 –P64;lpm_counter的使用初步;实验二 数字跑表-P231;(二）、数字跑表的设计;２、数字跑表的功能模块划分 数字跑表实际上为计数器，所以核心模块应为计数器，其次为暂停控制和清零控制。计数模块应包含如下模块： 　模６０计数器，用来实现秒的计数和分钟的计数； 　模１００计数器，用来实现百分秒的计数； 注意这里的模６０和模１００计数器是BCD码计数器，便于送到数码管显示；;3、跑表的组成模块由百分秒计数器（模100计数器），秒钟计数器和分钟计数器（模60计数器）级联而成； ;数字跑表的Verilog 描述;数字跑表的Verilog 描述;数字跑表的Verilog 描述;４、设计的要点 １）设计模６０和模１００计数器时，注意是ＢＣＤ码计数器，注意进位信号的设计； ２）清零采用异步清零； ３）暂停采用时钟使能信号ＥＮＡＢＬＥ来实现;５、模１００计数器原理框图-异步计数器; 参数化锁相环宏模块altpll以输入时钟信号作为参考信号实现锁相，从而输出若干个同步倍频或者分频的片内时钟信号。与直接来自片外的时钟相比，片内时钟可以减少时钟延迟，减小片外干扰，还可改善时钟的建立时间和保持时间，是系统稳定工作的保证。不同系列的芯片对锁相环的支持程度不同，但是基本的参数设置大致相同，下面便举例说明altpll的应用。 ;（1）输入altpll宏功能模块;锁相环控制信号设置 ;输入时钟设置 ;（2）编译和仿真;3.4.6 存储器模块（storage）P89; ROM（Read Only Memory，只读存储器）是存储器的一种，利用FPGA可以实现ROM的功能，但其不是真正意义上的ROM，因为FPGA器件在掉电后，其内部的所有信息都会丢失，再次工作时需要重新配置。 Quartus II提供的参数化ROM是lpm_rom，下面用一个乘法器的例子来说明它的使用方法，这个例子使用lpm_rom构成一个4位×4位的无符号数