单片机PLC详解.ppt

第二章 门电路;§2.1 概述 一、正逻辑与负逻辑 正逻辑：用高电平表示逻辑1，用低电平表示逻辑0 负逻辑：用低电平表示逻辑1，用高电平表示逻辑0 正负逻辑之间存在着简单的对偶关系，例如正逻辑与门等同于负逻辑或门等。 在数字系统的逻辑设计中，若采用NPN晶体管和NMOS管，电源电压是正值，一般采用正逻辑。若采用的是PNP管和PMOS管，电源电压为负值，则采用负逻辑比较方便。 今后除非特别说明，一律采用正逻辑。;二、数字系统中所用的为两值逻辑0和1，一般用高、低电平来表示，我们利用开关S获得高、低电平。如图1示： ;逻辑电平;逻辑电平示意图;工艺分类 双极型门电路 MOS门电路 Bi-CMOS电路 基本逻辑门电路 与门、或门、非门 常用门电路 与门、或门、非门 与非门、或非门、与或非门、同或、异或;一、二极管伏安特性;二、二极管等效电路;利用二极管的单项导电性，相当于一个受外加电压极性控制的开关。如图示： ;四、二极管动态特性（存储电荷消散时间和结电容）;2.2.2、晶体三极管开关特性 一、稳态开关特性：晶体三极管工作于截止区时，内阻很大，相当于开关断开状态；工作于饱和区时，内阻很低，相当于开关接通状态。 输入控制信号Vi为矩形电压脉冲，电源电压Ec，负载电阻Rc;1. 三极管输入特性;;三、三极管的开关时间：三极管在理想情况下,其输出电压Vo应重现输入Vi的形状,只是对其有放大和倒相作用。实际中，晶体三极管也是有惰性的开关，截止状态和饱和状态之间的转换不能在瞬间完成。;1.晶体三极管从截止向饱和转换的过渡过程：由延迟时间td和上升时间tr组成。即开启时间 ton=td+tr 延迟时间 td: 从输入信号正跃变开始，到集电极电流上升到0.1ics所需的时间。 产生原因是发射结位叠电容的正向充电过程。 td的大小与晶体三极管的结构有关，发射结面积越大，结电容面积也越大，td越长。另外，三极管截止深度越大， td越长。 上升时间 tr : 集电极电流ic从0.1ics开始，上升到0.9ics所需的时间。 产生原因是集电极电流的形成要求电子在基区中有一定的浓度梯度，由于基区中的电子有一个逐渐积累的过程，不会随ib跃变而跃变。 tr的大小与管子的结构有关，基区宽度越小，tr越小。外电路方面，基极正向驱动电流ib越大，则基区电子浓度分布建立越快， tr越短。 通常 td tr , ton≈ tr ;2.晶体三极管从饱和向截止转换的过渡过程：即晶体三极管的关闭时间toff ，由存储时间ts与tf下降时间组成。toff=ts+tf 存储时间ts：从输入信号Vi负跳变瞬间开始，到集电极电流下降至0.9ics所需的时间。 产生原因：三极管饱和时ibibs ，发射极发射的载流子数目超过了集电极所吸收的载流子数目，超量的电子在基区中大量积累，形成超量电荷。输入信号跃变后，基极电流ib反向，使基区存储的电子在反向电流作用下逐渐消散，当超量电荷消散完毕，晶体三极管由深饱和退至临界饱和过程所需的时间为存储时间ts。 下降时间tf：晶体三极管的集电极电流从0.9ics开始，下降到0.1ics所需要的时间。 产生原因：三极管脱离饱和时，集电结开始由正偏转向反偏，基区存储电荷开始消散，使集电极电流随之减少，下降至0。这段下降过程所需的时间就为下降时间tf。 3.晶体三极管的开启时间ton和关闭时间toff的总和称为三极管的开关时间。一般为几到几十毫微秒量级。;2.2.3 MOS管的开关特性;P沟道增强型场效应管(PMOS);MOS管特性;二、MOS管的输入特性和输出特性;截止区：VGSVT，还没有形成导电沟道，iD=0 线性电阻区：VGSVT， VDSVGS－VT， VDS值较小， 导电沟道比较均匀，在VGS为定值时，iD随VDS增加而近似线性增加。VGS越大，iD上升越快，曲线越陡。;三、MOS管的开关等效电路 由于MOS管截止时漏极和源级之间的内阻ROFF非常大，所以截止状态下的等效电路可用断开的开关代替。MOS管导通状态下的内阻RON约在1K?以内，而且与VGS的数值有关。;目前，采用MOS管的逻辑集成电路主要有三类：以P沟道增强型管构成的PMOS电路，以N沟道增强型管构成的NMOS电路以及用PMOS和NMOS两种管子构成的互补MOS，即CMOS电路。;2.3 分离元件门电路;二极管与门电路功能;二、二极管或门电路 VA=VB=0.7V，都导通，若VT=0.7V ，则VF=0V 2. VA=0.7V，D1导通，使VF=0V，D2仍将导通，使VF提升为3V VB=3.7V，D2导通，使VF=3V，D1截止，成立 3. VA