数字逻辑512其它时钟控制触发器概论.ppt

数字逻辑;第5章 同步时序逻辑电路;2、其它结构的钟控触发器;工作原理;（2）输出信号过程 CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。;特性方程;主从RS 触发器波形示意图;逻辑符号;电路特点;代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：;时序图;逻辑符号;电路特点;所谓“一次翻转”，就是在CP=1期间，由于输入J、K的信号发生改变后，引起CP下降沿到来时，触发器输出错误。 为避免一次翻转问题的出现，主从JK 触发器使用时，要求在CP=1期间，输入端J、K的信号保持不变，即J、K输入信号不允许变化。;（2）维持阻塞Ｄ钟控??发器;（2）维持阻塞Ｄ钟控触发器;触发器有两种工作方式：同步工作方式和异步工作方式。;D触发器同步、异步工作波形图;逻辑符号;CP下降沿时刻有效;边沿JK触发器的逻辑符号;边沿JK触发器的特点;本讲小结