数字频率计2015概论.pptVIP

数字显示频率计的PLD设计 一、设计要求 用PLD器件EPM7128SLC84-15及4只7段动态显示数码管（一只用于量程显示）设计一只数字频率计，要求： 测频范围10．0Hz～9．99KHz； 测量误差小于等于1%； 响应时间不大于15秒； 具超量程显示。 该图表示： 当S2S1 01时，频率单位为Hz，T3 1时刻DCBA 1010，小数点DOT位置为最低位，和T2高电平时间（显示低位）一致； 当S2S1 10（或者11）时，频率单位为kHz，T3 ”1”时刻DCBA 1011，小数点DOT位置为最高位，和T0高电平时间（显示高位）一致。 可见，在FLOW和LOCK信号的共同作用下不断调整S2S1的值直到S2S1 ”10”，反之在HZERO和LOCK信号的共同作用下不断调整S2S1的值直到S2S1 ”00”。 u0:myjkFF port map C1 CP,J1 1,K1 1,Rn CRn,Q T1 ; u1:myjkFF port map C1 CP,J1 T1,K1 T1,Rn CRn,Q Q1_TMP ; T2 Q1_TMP and T1; u2:myjkFF port map C1 CP,J1 T2,K1 T2,Rn CRn,Q Q2_TMP ; Q0 T1; Q1 Q1_TMP; Q2 Q2_TMP;