系列单片机系统结构时钟复位概论.pptVIP

1. 时钟周期、机器周期及指令周期 (1) 时钟周期：计算机在时钟信号的作用下以节拍方式工作，因此必须有一个时钟生发器电路。输入微处理器的时钟信号的周期称为时钟周期。 (2) 机器周期：机器完成一个动作所需的时间称为机器周期，一般由一个或一个以上的时钟周期组成，例如在MCS-51系列单片机中，一个机器周期由12个时钟周期组成。 ; (3) 指令周期：执行一条指令所需时间称为指令周期，它由一个到数个机器周期组成。指令周期的长短取决于指令的类型，即指令将要进行的操作步骤及复杂程度： 简单指令，如INC A(累加器A的内容加1)可能只需要一个机器周期，而复杂指令，如 MUL AB(累加器A乘以寄存器B，并将结果放在寄存器B和累加器A中)将需要多个机器周期。 ;*2.5.1 对外部程序存储器的读操作时序 ; (1) 存储器地址有效到数据输出有效时间TACC必须小于等于CPU地址有效到采样P0数据时间TAVIV，即要求： TACC≤TAVIV=5T-t (地址有效到无效的时间为5T，但CPU在无效前采样P0口数据，t即为采样数据到无效的间隔，t的大小可从MCS-51技术手册中查到。); (2) 存储器有效到数据输出有效时间TOE必须小于等于有效到CPU采样P0口数据时间TPLIV，即要求： TOE≤TPLIV=3T-t 当由单片存储器芯片组成程序存储器时，片选信号接地，一直处于有效状态，不用考虑存储器片选信号有效到数据输出有效时间TCE；而当程序存储器由两个或两个以上的芯片组成时，片选信号由高位地址译码产生，片选信号有效到采样P0口数据的时间等于TAVIV。但存储器芯片技术参数中的TCE≤TACC，因此只要满足TACC≤TAVIV，即满足 TCE≤TAVIV 不用考虑TCE问题。 ;2.5.2 外部数据存储器读写时序 ;图2-20 MCS-51 外部数据存储器读、写时序; 1. 外部数据存储器读操作时序 “MOVX A,@DATR”或“MOVX A,@Ri”指令属于单字节双周期指令，操作时序如图2-20所示。在第一个机器周期内，取出指令码，操作时序与程序存储器读时序相同，在第一个机器周期的S5P1相后，进入指令的执行阶段，对于MOVX A,@DPTR指令来说，外部数据存储器低8位地址存放在DPL寄存器中，这时P0口输出的信息就是DPL寄存器内容，高8位地址存放在DPH寄存器中，P2口输出DPH寄存器内容；对于MOVX A,@Ri指令来说，外部数据存储器低8位地址存放在Ri寄存器中，通过P0口输出，而P2口输出内容是P2口锁存器的内容，保持不变。; 因此，MCS-51与外部数据存储器连接时，必须保证： (1) ?TACC≤TAVDV=9T-x (地址有效到CPU读外部RAM数据时间，x的大小可从MCS-51技术手册中查到)。 (2) ?TOE≤TRLDV=5T-x。 (3) ?TOHZ(OE无效到存储器芯片数据总线变为高阻态的时间)≤1T。 (4) 地址有效到写操作结束时间TAW≤10T。 (5) 数据有效到写操作结束时间TDW≤7T。 一般采用静态RAM(即SRAM)作为外部数据存储器，而SRAM读写速度比EPROM快，且读写外部RAM时间比读外部ROM长。因此，当时钟信号频率≤12 MHz时，所有静态RAM均满足要求。 ; 2. 外部数据存储器写操作时序 外部数据写操作时序与读操作时序相似，外部数据存储器地址信息锁存后，在第一个机器周期的S6P1结束时，写数据就出现在P0口引脚上；在S6P2结束时刻外部数据存储器写选通信号有效(该信号接外部数据存储器芯片的写允许信号)，启动写操作（写数据有效到有效时间TQVWX=T-x），保持时间TWLWH＝6T。因此，地址有效到写操作结束时间为10T(地址有??到有效时间＋有效时间)。 ;2.5.3 6时钟/机器周期模式下的时序 ;2.6 复位及复位电路 ;2.6 复位及复位电路 ;2.6.2 复位电路