- 1、本文档共65页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第14章 USART收发器(自学内容)
第14章 USART收发器;一、USART的结构;IRDA SIR编码器解码器,在正常模式下支持3/16位的持续时间;
智能卡模拟功能,智能卡接口支持ISO7816-3标准里定义的异步协议智能卡,智能卡用到的0.5和1.5个停止位;
单线半双工通信;
使用DMA的可配置的多缓冲器通信;
检测标志,接收缓冲器满,发送缓冲器空,传输结束标志;
校验控制,发送校验位,对接收数据进行校验;;四个错误检测标志:溢出错误,噪音错误,帧错误,校验错误;
10个带标志的中断源;
CTS改变,LIN断开符检测,发送数据寄存器空,发送完成,接收数据寄存器满,检测到总线为空闲,溢出错误,帧错误,噪音错误,校验错误;
多处理器通信,如果地址不匹配,则进入静默模式
从静默模式中唤醒(通过空闲总线检测或地址标志检测);
两种唤醒接收器的方式,地址位(MSB),空闲总线; ;2、管脚定义
RX:接收数据串行输入,通过过采样技术来区别数据和噪音,从而恢复数据;
TX:发送数据输出,当发送器被激活,并且没数据发送时,TX引脚处于高电平;
SCLK:发送器时钟输出,用于同步传输的时钟;
IrDA_RDI:IrDA模式下的数据输入;
IrDA_TDO:IrDA 模式下的数据输出;
nCTS:清除发送,若是高电平,在当前数据传输结束时阻断下一次的数据发送;nRTS: 发送请求,若是低电平,表明USART准备好接收数据;;3、USART的结构图;二、USART特征描述;3、单字节通信过程
清零TXE位总是通过对数据寄存器的写操作来完成的,TXE位由硬件来设置,它表明:
数据已经从TDR移送到移位寄存器,数据发送已经开始;
TDR寄存器被清空,下一个数据可以被写进USART_DR寄存器而不会覆盖先前的数据;
如果TXEIE位被设置,此标志将产生一个中断。;(二)接收器
1、数据格式应与发送器配置的相同;
2、字符接收,当一字符被接收到时:
RXNE位被置位,表明移位寄存器的内容被送到RDR;
如果RXNEIE位被设置,产生中断;
在接收期间当检测到任何错误,错误标志将置位;
在多缓冲器通信时,RXNE在每个字节接收后被置位,并由DMA对数据寄存器的读操作而清零;
在单缓冲器模式里,由软件读USART_DR 寄存器完成对RXNE位清除。;3、错误状态
溢出错误;
噪音错误(采样值为000或111时为有效数据,其它为噪音干扰,产生噪音错误);
帧错误; ;(三)分数波特率的产生
1、分数波特率的计算方法
接收器和发送器(Rx和Tx)的波特率在USARTDIV的整数和小数寄存器中的值应设置成相同。
Tx/Rx波特率=fck/(16*USARTDIV)
这里的fck是给外设的时钟;
USARTDIV是一个无符号的定点数。
这12位的值设置在USART_BRR寄存器。 ;如何从波特率寄存器BRR的值得到USARTDIV的值
例:设 BRR=1BCh,则:DIV_Mantissa = 27d
DIV_Fraction= 12d
于是 Mantissa(USARTDIV) = 27d
Fraction(USARTDIV) = 12/16 = 0.75d
所以 USARTDIV = 27.75d
如何从波特率除数USARTDIV的值得到BRR的值
例:设 USARTDIV = 25.62d, 就有:
DIV_Fraction = 16*0.62d = 9.92d
近似等于10d = Ah
则:DIV_Mantissa = mantissa(25.620d) = 25d = 19h 于是 BRR = 19Ah;误差% ;(四)同步模式
1、同步模式的设置
通过在USART_CR2寄存器上写CLKEN位选择同步模式,在同步模式里,下列位必须保持清零状态:
USART_CR2寄存器中的LINEN位;
USART_CR3寄存器中的SCEN,HDSEL和IREN位; ;2、同步模式的特点
USART允许用户以主模式方式控制双向同步串行通信。SCLK脚是USART发送器时钟的输出,在起始位和停止位期间,SCLK脚上没有时钟脉冲。
根据USART_CR2寄存器中LBCL位的状态,决定在最后一个有效数据位期间产生或不产生时钟脉冲。
USART_CR2寄存器的CPOL位允许用户选择时钟极性,USART_CR2寄存器上的CPHA位允许用户选择外部时钟的相位。 ;在总线空闲期间,实际数据到来之前以及发送断开符号的时候,外部 SCLK 时钟不被激活。
同步模式时,USART 发送器和异步模式里工作一模一样。但是因为 SCLK 是与TX同步的(根据CPOL和CPHA) ,所以TX上的数据是随SCLK同步发出的。
同步模式的USA
您可能关注的文档
- 科学六年级上青岛版4.5日食和月食课件5.ppt
- 私人影院建造概述培训.ppt
- 科学实践课1---实验基本操作(介绍讲解).ppt
- 科学研究与统计分析.ppt
- 科学课课件_旗杆的影子.ppt
- 科学:土壤环境化学教学课件.ppt
- 科学革命(上课)上课实用.ppt
- 科学四年级降水量的测量和云的观测.ppt
- 科学简史课件.ppt
- 科学实验之表面张力(神奇的泡泡).ppt
- 2025年一级建造师考试《水利水电工程管理与实务》冲刺必刷卷.docx
- 2025年一级建造师考试《水利水电工程管理与实务》逆袭破题卷1.docx
- 2025年一级建造师考试《市政工程管理与实务》冲刺必刷卷 .docx
- 2025年一级造价工程师考试《建设工程计价》预习卷.docx
- 2025年一级造价工程师考试《建设工程造价管理》预习卷.docx
- 2025年一级造价工程师考试《建设工程造价案例分析(安装专业)》预习卷.docx
- 2025年一级造价工程师考试《建设工程造价案例分析(土建专业)》预习卷.docx
- 2025年中级会计考试《会计实务》冲刺提分卷.docx
- 2025年中级会计考试《财务管理》冲刺提分卷.docx
- 2025年中级会计考试《财务管理》全真模拟卷.docx
文档评论(0)