第1章 二进制加法电路.pptVIP

第1章 加法电路;一 逻辑电路 逻辑电路由其3种基本门电路(或称判定元素)组成。 ;或门电路图;基于这3个基本门电路，可发展成许多复杂的逻辑电路。 如：异或门 ;异或非门;基本门电路可以扩展成以下的扩展逻辑电路 最后一个叫作缓冲器(buffer)，为两个非门串联以达到改变输出电阻的目的。可以提高带负载的能力。;1.5.1 二进制数的相加 例1，;通过以上例子，可以总结如下： (1) 两个二进制数相加时，可以逐位相加。如二进制数可以写成： A=A3A2A1A0 B=B3B2B1B0 则从最右边第1位(即0权位)开始，逐位相加，其结果可以写成： S=S3S2S1S0;(2) 右边第1位相加的电路称为半加器(half adder)。 输入量为两个，即A0及B0； 输出量为两个，即S0及C1。;1.5.2 半加器电路 具有两个输入端，两个电位输入（A0B0），有两个输出端，用以输出总和S0和进位C1，也就是前面所写的：S0=A0+B0 ?C1 即：A0+B0=C1S0 ;1.5.3 全加器电路 全加器电路的要求是：有3个输入端，以输入Ai，Bi和Ci，有两个输出端，即Si及Ci+1。 其真值表如下图所示： ;1.5.4 半加器与全加器的符号;1.5.5 二进制数的加法电路 学到这里就可以利用学过的半加器和全加器电路来实现加法电路了 例：设A=1010=10(10) B=1011=11(10) ，求加法电路 ;A与B相加，写成竖式算法如下： 　A：1 0 1 0 　B：1 0 1 1 + 　S：10 1 0 1 即其相加结果为S=10101。 从加法电路，可看到同样的结果： 　S=C4S3S2S1S0 　=10101 ;1.5.6 二进制数的减法电路 微型计算机中，没有专用的减法器，而是将减法运算转换为加法运算，其原理为：将减数B变成补码后，再与被减数相加，其和（如有进位舍弃）就是两数之差 正数的补码就等于它的原码； 负数的补码就是它的反码加1。 [X －Y]补 =[X]补＋[－Y]补 ;1.5.7 可控反相器及加法/减法电路 利用补码可将减法变为加法来运算，因此需要有这么一个电路，它能将原码变成反码，并使其最小位加1。 下图的可控反相器就是为了使原码变为反码而设计的。这实际上是一个异或门(异门)，两输入端的异或门的特点是：两者相同则输出为0???两者不同则输出为1。 ;利用这个特点，在前面讲的4位二进制数加法电路上增加4个可控反相器，并将最低位的半加器也改用全加器，就可以得到4位二进制数加法器／减法器电路。;如果有下面两个二进制数： A=A3A2A1A0 B=B3B2B1B0 则可将这两个数的各位分别送入该电路的对应端，于是： 当SUB=0时，电路作加法运算：A + B。 当SUB=1时，电路作减法运算：A - B。 当SUB=0时，各位的可控反相器的输出与B的各位同相，各位均按位相加。结果S=S3S2S1S0，而其和为：C3S=C4S3S2S1S0。 ;当SUB=1时，各位的反相器的输出与B的各位反相。注意，最右边第一位(即S0位)也是用全加器，其进位输入端与SUB端相连，因此其C0=SUB=1。所以此位相加即为： A0+B0+1 其他各位为： A1+B1+C1 A2+B2+C2 A3+B3+C3 因此其总和输出S=S3S2S1S0，即： 　　S=A+B+1 　　 =A3A2A1A0+B3B2B1B0+1 　　 =A+B′ 　　 =A-B 当然，此时C4如不等于0，则要被舍去。