原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
2.3 硬件描述语言Verilog HDL基础-c
硬件描述语言HDL(Hardware Description Languag )
类似于高级程序设计语言.它是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式，复杂数字逻辑系统所的逻辑功能。用HDL编写设计说明文档易于存储和修改，并能被计算机识别和处理.
HDL是高层次自动化设计的起点和基础.; 2.3.1 Verilog语言的基本语法规则
2.3.2 变量的数据类型
2.3.3 Verilog程序的基本结构
2.3.4 逻辑功能的仿真与测试; ;交芯片加工厂完成; ;2.HDL的特点;VHDL 和Verilog的功能较强属于行为描述语言。两种HDL均为IEEE标准。特别是Verilog由于其句法根源出自C语言,它相对VHDL好用 好学;能力（capability）;数据类型（data type）;易学性（easiest to learn）;效 率; ;2.3.1 Verilog语言的基本语法规则
; ;;;;;;module mux2to1(a, b, sel, out);
input a, b, sel; //定义输入信号
output out; //定义输出信号
wire selnot; //定义内部节点信号数据类型
//下面对电路的逻辑功能进行描述
not U1(selnot, sel);
and U2(a1, a, selnot);
and U3(b1, b, sel);
or U4(out, a1, b1);
endmodule;
文档评论（0）