EDA数字钟探析.doc

《EDA技术》 课程设计报告 题 目： FPGA数字钟设计 班 级： 学 号： 姓 名： 同组人员： 指导教师： 2016年3月29日 目 录  TOC \o 1-2 \h \z \u  HYPERLINK \l _Toc447264143 1. 绪论  PAGEREF _Toc447264143 \h 1  HYPERLINK \l _Toc447264144 2. 功能要求  PAGEREF _Toc447264144 \h 1  HYPERLINK \l _Toc447264145 3．设计原理  PAGEREF _Toc447264145 \h 1  HYPERLINK \l _Toc447264146 3.1 基本原理  PAGEREF _Toc447264146 \h 1  HYPERLINK \l _Toc447264147 3.2 总体结构框图  PAGEREF _Toc447264147 \h 2  HYPERLINK \l _Toc447264148 4．模块设计  PAGEREF _Toc447264148 \h 2  HYPERLINK \l _Toc447264149 4.1 分频模块  PAGEREF _Toc447264149 \h 2  HYPERLINK \l _Toc447264150 4.2 秒计数模块  PAGEREF _Toc447264150 \h 4  HYPERLINK \l _Toc447264151 4.3 分计数器模块  PAGEREF _Toc447264151 \h 5  HYPERLINK \l _Toc447264152 4.4 时计数器模块  PAGEREF _Toc447264152 \h 7  HYPERLINK \l _Toc447264153 4.5显示模块  PAGEREF _Toc447264153 \h 8  HYPERLINK \l _Toc447264154 4.6 报时模块  PAGEREF _Toc447264154 \h 9  HYPERLINK \l _Toc447264155 4.7顶层文件的设计  PAGEREF _Toc447264155 \h 11  HYPERLINK \l _Toc447264156 5. 硬件调试  PAGEREF _Toc447264156 \h 11  HYPERLINK \l _Toc447264157 6. 总结  PAGEREF _Toc447264157 \h 13  HYPERLINK \l _Toc447264158 参考文献  PAGEREF _Toc447264158 \h 13  PAGE \* MERGEFORMAT 14 FPGA数字钟设计 绪论 EDA技术是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，最终形成集成电子系统或专用集成芯片的一门新技术。全定制和定制专用集成电路正成为新的发展热点，专用集成电路的设计与应用必须依靠专门的EDA工具， 21世纪将是EDA技术的高速发展期。现在随着科学技术的迅猛发展，我们已不在需要用传统的方法去设计数字钟，基于FPGA最小系统板，在QuartusII平台上可以更加简单的设计一个数字钟。 功能要求 1)具有时，分，秒，计数显示功能，以24小时循环计时。 2)具有清零，调节小时、分钟功能。 3)具有整点报时功能。 3．设计原理 3.1 基本原理 数字时钟主要由：分频器、扫描显示译码器、（秒计数器、分计数器、时计数器）或（六十进制计数器、、十二进制计数器电路）、报时电路组成。 FPGA最小系统板中的时钟脉冲提供 20MHz 的脉冲信号，用于分频器的输入信号和扫描显示译码器的扫描。分频器的功能是将 20MHz 的脉冲信号转换为 200Hz的扫描显示信号或1Hz 的时钟信号，用于秒的计数。秒为 60 进制计数器，当 1Hz 的脉冲信号来临时，开始计数。计数到 59 时，会输出enfen高电平，用