随机数据流序列检测器.docVIP

一、设计任务及要求： 1、设计任务： 编写程序实现序列检测的功能并进行字符检测。 2、要 求： 在测试文件中产生随机的数据流，流过序列检测器进行字符检测，最终利用 modelsim仿真工具，仿真输出“I Love ZhiXin”。 指导教师签名： 年 月 日 二、指导教师评语： 项目成绩： 指导教师签名： 年 月 日 设计项目成绩评定表  设计报告目录  TOC \o 1-3 \h \z \u  HYPERLINK \l _Toc242803389 一、设计目的  PAGEREF _Toc242803389 \h 1  HYPERLINK \l _Toc242803390 二、设计思路  PAGEREF _Toc242803390 \h 1  HYPERLINK \l _Toc242803391 三、设计过程  PAGEREF _Toc242803391 \h 1  HYPERLINK \l _Toc242803392 3.1、系统方案论证  PAGEREF _Toc242803392 \h 1  HYPERLINK \l _Toc242803393 3.2、程序代码编写  PAGEREF _Toc242803393 \h 2  HYPERLINK \l _Toc242803394 四、系统调试与结果  PAGEREF _Toc242803394 \h 5  HYPERLINK \l _Toc242803395 五、主要元器件与设备  PAGEREF _Toc242803395 \h 5  HYPERLINK \l _Toc242803396 六、课程设计体会与建议  PAGEREF _Toc242803396 \h 5  HYPERLINK \l _Toc242803397 6.1、设计体会  PAGEREF _Toc242803397 \h 5  HYPERLINK \l _Toc242803398 6.2、设计建议  PAGEREF _Toc242803398 \h 6  HYPERLINK \l _Toc242803399 七、参考文献  PAGEREF _Toc242803399 \h 6   一、设计目的 1、了解序列检测器的工作原理； 2、掌握时序电路设计中状态机的应用； 3、设计随机数据流序列检测器； 4、进一步掌握用VERILOG语言实现复杂时序电路的设计过程。 二、设计思路 1、设计检测器电路。 2、利用状态机检测数据流。 3、编写程序代码及测试代码。 4、利用modelsim进行仿真随机输出“I Love ZhiXin”。 三、设计过程 3.1、系统方案论证 检测电路总体方框图如图1所示。 图1 数字抢答器框图 图1 检测器原理框图 其工作原理为： 输入输出如上图所示，输入端cap_flow的输入是随机输入的大写字母数据流，输入端low_flow输入的是小写字母数据流，输出端output_flow输出的是从两个输入字母流中检出的字符组成“I Love ZhiXin”（注：大写字母数据和小写字母的产生方式均是用ASIC值来实现的） 状态机转换图如图（2）所示： 图2 状态转换图 3．2程序代码编写： 1、程序代码： module jianceqi( //系统输入 rst_n,//低电平复位 clk,// 系统50MHZ时钟输入 cap_flow,//随机大写字母输入 low_flow,// 随机小写字母输入 //系统输出 output_flow//数据输出端口 ); input rst_n; //低电平复位 input clk; // 系统50MHZ时钟输入 input [7:0]cap_flow; //随机大写字母输入 input [7:0]low_flow; // 随机小写字母输入 output reg [7:0] output_flow; //数据输出端口 reg [3:0]state; //定义十三个状态 parameter S0=4b0000; parameter S1=4b0001; parameter S2=4b0010; parameter S3=4b0011; par