6-2组合逻辑电路探析.ppt

6.4 组合逻辑电路的分析与设计;1 组合逻辑电路的分析方法;最简与或表达式;逻辑图;真值表;真值表;;例：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。; 2 ;本节小结;6.5 组合逻辑部件;6.5.1 加法器;1）半加器;2、全加器;;全加器的逻辑表达式;全加器的逻辑图和逻辑符号; 用与门和或门实现; 用与或非门实现;实现多位二进制数相加的电路称为加法器。;2、并行进位加法器（超前进位加法器）;4位超前进位加法器递推公式;超前进位发生器;集成二进制4位超前进位加法器;加法器的级连;本节小结;6.5.2 编码器;1 二进制编码器;逻辑表达式;逻辑图;2）3位二进制优先编码器;逻辑表达式;逻辑图;3） 集成3位二进制优先编码器;集成3位二进制优先编码器74LS148的真值表;集成3位二进制优先编码器74LS148的级联;2 二-十进制编码器;逻辑表达式;逻辑图;2) 8421 BCD码优先编码器;逻辑表达式;逻辑图;3) 集成10线-4线优先编码器;本节小结;6.5.3 译码器;1 二进制译码器;1) 3位二进制译码器;逻辑表达式;2) 集成二进制译码器74LS138;输入：自然二进制码;3）74LS138的级联;　　二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。;真值表;逻辑表达式;逻辑图;将与门换成与非门，则输出为反变量，即为低电平有效。;２) 集成8421 BCD码译码器74LS42;3 显示译码器;b=c=f=g=1，a=d=e=0时;2) 显示译码器;;b的卡诺图;d的卡诺图;f的卡诺图;逻辑表达式;逻辑图;2) 集成显示译码器74LS48;功能表;辅助端功能;4 译码器的应用;2) 用二进制译码器实现码制变换;;;本节小结;6.5.4 数据选择器;1 4选1数据选择器;逻辑表达式;2 集成数据选择器;集成8选1数据选择器74LS151;数据选择器的扩展;3 用数据选择器实现逻辑函数;基本步骤;求Di;画连线图;求Di的方法;求Di的方法;用数据选择器??现函数：;;④画连线图;本节小结;6.5.5 数据分配器;1 1路-4路数据分配器;逻辑图;2 集成数据分配器及其应用;由74LS138构成的1路-8路数据分配器;数据分配器和数据选择器一起构成数据分时传送系统;本节小结;6.5.6 数值比较器;1 1位数值比较器;逻辑表达式;2 4位数值比较器; 真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和A＇与B＇的比较结果，A＇B＇、A＇B＇和A＇=B＇。A＇与B＇是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号　L1(A＞B)、L2(A＜B)、和L3(A＝B)分别表示本级的比较结果。;由真值表可得：;逻辑图;3 比较器的级联;串联扩展;并联扩展;本节小结;掌握组合逻辑电路的分析和设计方法 了解加法器、编码器、译码器、选择器和分配器的逻辑功能;6.37 6.38 6.46