14数字逻辑系统2-2答案.pptVIP

数字逻辑与数字系统 ;2.5 常用规模组合逻辑电路标准构件 ; 数据选择器（MUX）;4输入数据选择器功能表;4输入MUX设计实现;带使能端四选一MUX;带使能端四选一数据选择器结构图;数据分配器(DMUX);1：4线数据分配器;数据分配器电路;双1：4线数据分配器(74LS155);双1：4线数据分配器(74LS155);典型应用（分时传输);译码器(Decoder) ?; 变量译码器模型（n---2n线译码器） n个输入，2n个输出。一个输出端呈现有效信号，又称为最小项发生器(多一译码器) ;2-4线译码器;(带使能端)2-4线译码器;3-8译码器功能表 *;3:8译码器74LS138;译码器扩展;译码器应用;译码器应用;译码器应用;;;LED数码管：用驱动发光二极管，有较高的亮度和多种颜色可供选择. LCD数码管：液晶材料, 耗电低，广泛用于计算器等小型设备的数码显示。;显示译码器74LS48原理（共阴极） ;显示译码器;;8—3线编码器框图;8—3编码器 ;限制：输入端只能1个有效。否则输出无效。;优先编码器（74LS148） ;优先编码器（74LS148）;优先编码器（74LS148）;（2） BCD编码器;BCD编码器状态表　 ;;数据比较器 ;数据比较器;一位数据比较器; 带输入进位的一位数据比较器;带输入进位的一位数据比较器真值表;多位数据比较器;四位比较器真值表;输出端的逻辑表达式;四位比较器;四位比较器;例1：两个四位比较器得到8位比较器 ;扩展的7位比较器;例：用两片74LS85设计三个四位数A、B、C的比较电路器，可对A、B、C进行比较，要求能判断：（1）三个数是否相等。（2）若不相等，A数是最大还是最小。;先A与B比较，后A与C比较。 若A=B A=C，则A=B=C； 若AB AC，则A最大； 若AB AC，则A最小。;实现的连接图;加法器　;（加数Ai,被加数Bi, 未考虑低位进位信号Ci-1 ;一位全加器;串行加法器 ;串行加法器电路;并行加法器（74LS283） ;并行加法器;;奇偶校验器;奇偶校验器;例：三位奇偶校验器的监督码和传输码;8位奇偶发生器;8位奇偶效验器;奇偶校验器;组合逻辑电路及特点 结构：逻辑门电路,，不含记忆元件和反馈回路; 逻辑：电路任意时刻的输出，取决于该时刻的输入; (2) 组合电路的分析与设计方法 分析: 对给定组合逻辑电路，找???其逻辑功能的过程。找出电路输入、输出之间的关系， 设计:根据实际的问题．给出最佳(最简)的组合电路。 逻辑抽象/ 列真值表/ 表达式/ 化简或变换/ 画电路图。 (3) 特殊问题的逻辑设计 (4) 组合逻辑电路的竞争冒险 (5) 常用的中规模组合逻辑电路标准构件 数据选择器(MUX) /数据分配器(DMUX) /译码器 /编码器 数据比较器/加法器/奇偶校验器 ;第二章 作业