王梁宇智能仪器实验报告.docVIP

PAGE  PAGE 12 智能仪器实验报告 班 级 学 号：18 姓 名：王梁宇 实验一、单脉冲发生器实验 1、实验目的 掌握MAXPLUSⅡ软件的使用； 掌握组合逻辑电路的设计方法； 掌握组合逻辑电路的静态测试方法； 掌握用VHDL语言设计组合逻辑电路的方法； 了解可编程逻辑器件设计的全过程。 2、硬件要求 （1）输入：按键开关；拔码开关。 （2）输出：LED 灯。 （3）主芯片:Altera EPF10K10LC84-4。 3、实验内容 利用时钟信号产生一个脉宽为20ms的单脉冲信号，如下图所示，要求用VHDL语言实现。 4、实验VHDL程序 5、实验连线 CLK是时钟信号，连接到时钟信号源；CLR是清零信号（高电平有效），连接到拔码开关；单脉冲输出TRCK连接LED灯，用灯的亮灭表示结果。 6、实验仿真结果 实验二、DAC实验 1、实验目的 （1）了解D/A 转换的工作原理，熟悉AD558 的使用方法。 （2）掌握用DAC和可编程逻辑器件设计函数信号发生器的方法。 （3）掌握用VHDL语言设计数字逻辑电路的方法。 2、硬件要求 （1）主芯片：EPF10K10LC84-4。 （2）模拟功能块AD558。 （3）4 位八段扫描显示数码管。 （4）示波器。 （5）拨码开关或按键开关。 3、实验内容 利用可编程逻辑器件EPF10K10LC84-4和D/A转换器AD558设计函数发生器，产生四种波形（递增斜波、递减斜波、三角波、递增阶梯波）。EPF10K10LC84-4输出八位二进制计数值DAout[7..0]，将之接入AD558 的D[7..0]，用示波器来观察DAC 的波形输出。 4、实验原理 AD558是8位DA转换器，自带基准电源。管脚图如图所示。AD558 可将输入的数字量（8 位）转化成0～2.56V 的模拟电压量；用CPLD 器件产生了四种循环变化的数据量: 0～255（8 bit）循环加法计数; 255～0（8 bit）循环减法计数; 2550→0→255（8 bit）循环加减法计数; 0, 20H, 40H, 60H, 80H, A0H, C0H, E0H 八进制计数器。 将计数器的八位输出接到DAC 的八位输入,可以产生四种波形（频率相同）: （1）. 递增斜波; （2）. 递减斜波; （3）. 三角波; （4）. 递增阶梯波; 5、实验原理图及VHDL程序 本实验完全用硬件描述语言实现。 6、实验连线 EPF10K10LC84-4 :clk 接时钟源; model1、model0 接拨码开关; reset 接按键开关； DAout[7:0]接DAC 的D[7:0]输入； DAC：CE/、CS/ 接逻辑“0”电平； 7、实验仿真结果 实验三、DAS实验1 1、实验目的 掌握数字逻辑电路的设计方法； 了解可编程逻辑器件设计的全过程。 掌握用VHDL语言设计数字逻辑电路的方法。 2、实验内容 12位地址计数器的设计（用两种方法实现） 3、实验原理图及VHDL程序 方法1：原理图输入法（用HC163级联实现）。 方法2：用VHDL语言编程实现。 方法2： 4、实验仿真结果 实验四、DAS实验2 1、实验目的 掌握数字逻辑电路的设计方法； 了解可编程逻辑器件设计的全过程。 掌握用VHDL语言设计数字逻辑电路的方法 2、实验内容 已知数据采集系统中A/D转换器的转换时序图如下图所示，图中conv\是ADC的转换信号，下降沿开始转换，BUSY是ADC的输出信号，是转换过程状态标志位，高电平表示正在转换，下降沿表示转换结束。T2=10ns t9=120ns，tconvert=880ns。 试用数字逻辑电路实现数据采集系统采样频率可编程。（系统采样频率为500kHz、200kHz、100kHz，采样频率由计算机编程确定） 3、实验原理图 4、实验仿真结果