常用组合逻辑电路及MSI组合电路模块的应用重点.pptVIP

常用组合逻辑电路及MSI组合电路模块的应用重点.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字电路;第3章 常用组合逻辑电路及MSI组合电路模块的应用;加法器;编码器;实现编码操作的电路称为编码器。;逻辑表达式;2、3位二进制优先编码器;逻辑表达式;逻辑图;2、集成3位二进制优先编码器;集成3位二进制优先编码器74LS148的真值表;集成3位二进制优先编码器74LS148的级联;(二) 二-十进制编码器;逻辑表达式;2、8421 BCD码优先编码器;逻辑表达式;逻辑图;3、集成10线-4线优先编码器;本节小结;译码器;把代码状态的特定含义翻译出来的过程称为译码,实现译码操作的电路称为译码器。;1、3位二进制译码器;逻辑表达式;2、集成二进制译码器74LS138;真值表;3、74LS138的级联;  二-十进制译码器的输入是十进制数的4位二进制编码(BCD码),分别用A3、A2、A1、A0表示;输出的是与10个十进制数字相对应的10个信号,用Y9~Y0表示。由于二-十进制译码器有4根输入线,10根输出线,所以又称为4线-10线译码器。;真值表;逻辑表达式;将与门换成与非门,则输出为反变量,即为低电平有效。;2、集成8421 BCD码译码器74LS42;(三) 显示译码器;;b=c=f=g=1,a=d=e=0时;2、显示译码器;逻辑表达式;逻辑图;(四) 译码器的应用;2、用二进制译码器实现码制变换;十进制码;十进制码;本节小结;加法器;1、半加器;1、全加器;全加器的逻辑图和逻辑符号; 用与门和或门实现; 用与或非门实现;;实现多位二进制数相加的电路称为加法器。;2、并行进位加法器(超前进位加法器);超前进位发生器;加法器的级连;(三) 加法器的应用;本节小结;数值比较器;用来完成两个二进制数的大小比较的逻辑电路称为数值比较器,简称比较器。;逻辑表达式;(二) 4位数值比较器;真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0和A'与B'的比较结果,A'B'、A'B'和A'=B'。A'与B'是另外两个低位数,设置低位数比较结果输入端,是为了能与其它数值比较器连接,以便组成更多位数的数值比较器;3个输出信号 L1(A>B)、L2(A<B)、和L3(A=B)分别表示本级的比较结果。;逻辑图;(三) 比较器的级联;串联扩展;本节小结;数据选择器;(一) 4选1数据选择器;逻辑图;(二) 集成数据选择器;集成8选1数据选择器74LS151;74LS151的真值表;(三) 用数据选择器实现逻辑函数;基本步骤;求Di;画连线图;求Di的方法;求Di的方法;用数据选择器实现函数:;④画连线图;本节小结;数据分配器;(一) 1路-4路数据分配器;逻辑图;(二) 集成数据分配器及其应用;本节小结

文档评论(0)

118118 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档