第三章硬件描述语言vhdl基础.pptVIP

第三章 硬件描述语言VHDL基础 ;3.1 VHDL语言程序的基本结构 实体(Entity)，构造体(Architecture)，配置(Configuration)，包集合(Package)，和库(Library) ;3.1.1 VHDL语言设计的基本设计单元 实体（Entity） 描述此设计功能输入输出端口（Port）；在层次化设计时，Port为模块之间的接口；在芯片级，则代表具体芯片的管脚。 实体说明 ENTITY 实体名 IS PORT（端口名（，端口名）：方向 数据类型名； ： 端口名（，端口名）：方向 数据类型名)； END 实体名； ;基本数据类型： BIT和BIT_VECTOR STD_LOGIC和STD_LOGIC_VECTOR 端口模式;Out与Buffer的区别;构造体 描述设计单元具有的具体功能 结构体有三种描述方式 行为描述(behavioral) 数据流描述(dataflow) 结构化描述(structural) 格式： ARCHITECTURE 构造体名 OF 实体名 IS [定义语句] 内部信号，常数，数据类型，函数等的定义 BEGIN [并行处理语句] END 构造体名； ;构造体中的描述语句 并行语句 : 同时执行 ，在进