2DSPs硬件设计2_DSPs总线.pptVIP

BIT/TI 数字信号处理器系统硬件设计 最小DSPs系统 DSPs外部总线 DSPs存储器接口设计 DSPs输入输出接口 1、CPU外部总线 数字信号处理器系统除了包括DSPs外，应该还包括外部存储器和输入输出设备。 总线（bus） 是连接存储器、输入输出设备和CPU进行数据传输的机制，它至少包括一组连线（如地址线、数据线，读写控制信号线等） 有时包括总线协议。 1、CPU外部总线 （续） 典型总线信号 时钟Clock 读写R/W’ 使能Enable（包括空间选择CE、地址选择ADS、输出使能OE等） 地址总线Address 数据准备好信号Data Ready’ 数据总线Data等。 1、CPU外部总线 （续） 2、总线时序 2、总线时序（续） 插入等待：Ready或寄存器设置总线等待周期 2、总线访问模式 异步 同步 突发（Burst） 3、总线协议 总线协议是设备对总线进行操作的规则 ISA、PCI、RACEway、RapidIO 最基本的总线协议：四周期协议 有一对握手信号，即询问信号ENQ（enquiry）和应答信号ACK（acknowledge）。 询问信号由数据发送方送出，通知接收方要发送数据 应答信号由数据接收方输出，向发送方表示已准备好接收数据 3、总线协议（续） 四周期协议 3、总线协议（续） CPU四周期协议状态图 4、直接存储器访问DM