专用集成电路教学第五章研究报告.pptVIP

5.2 二进制乘法器（Multiplier） 5.2.2 数字乘法器的电路结构 线性阵列（Linear Array）数字乘法器 5.2 二进制乘法器（Multiplier） 5.2.2 数字乘法器的电路结构 并行数字乘法器 ——并行数字乘法器完全采用组合逻辑电路，其工作过程与上面所述的乘法运算步骤相类似，即：通过部分积产生电路同时产生所有的部分积，运用某种运算策略，将所有的部分积最终合并（化减）成部分积和（Sum）与部分积进位（Carry）两部分，然后将这两部分通过多位并行加法器相加得到最终的结果。根据部分积化简策略的不同，并行数字乘法器具有不同的电路结构形式。 5.2 二进制乘法器（Multiplier） 5.2. 2 数字乘法器的电路结构 部分积的产生 ①产生部分积的简单方法 ——乘法运算中的第一步就是以一定的算法产生部分积。最为简单产生部分积的方法可以用下面的点图及例子说明： 乘数（低 高） 被乘数 5.2 二进制乘法器（Multiplier） 5.2.2 数字乘法器的电路结构 部分积的产生 ?部分积的产生——实例 ?? 5.2 二进制乘法器（Multiplier） 5.2.2 数字乘法器的电路结构 部分积的产生 ?部分积的产生电路 5.2 二进制乘法器（Multiplier） 5.2.2