第21章触发器.pptVIP

21.1 双稳态触发器 21.2 寄存器 21.3 计数器 第二十一章 触发器和时序逻辑电路 21.1 双稳态触发器 触发器的分类(按工作状态)：双稳态触发器、单稳态触发器、无稳态触发器等。 1、基本R-S触发器 双稳态触发器的类型：按逻辑功能分为R-S触发器、J-K触发器、D触发器和T触发器等；按其机构可分为主从型触发器和维持阻塞型触发器。 结构 基本R-S触发器由两个“与非”门连接而成。 （1）SD=1，RD=0 基本R-S触发器有两个稳定状态，它可以直接置位也可以直接复位，且具有存储或记忆功能。 在SD端加负脉冲可置位Q=1；在RD端加负脉冲可复位Q=0。当不对触发器操作时，两个输入端都处于高电平，并且触发器的状态保持不变。 （2）SD=0，RD=1 （3）SD=1，RD=1 （4）SD=0，RD=0 输出不变 输出不定 2、可控R-S触发器 状态表 逻辑图 结构 S R Qn+1 0 0 1 1 0 1 0 1 Qn 0 1 不定 由基本R-S触发器及导引“与非”门部分联接而成。C是时钟脉冲输入端。 逻 辑 关 系 说 明 （1）S=1，R=0 （2）S=0，R=1 （3）S=1，R=1 （4）S=0，R=0 输出不变 输出不定(应避免出现) 当时钟脉冲C=0时，触发器的输出状态不变；只有当时钟脉冲C=1时触发器的状态才由R、S的状态决定： 可控R-S触发器的逻辑关系 0 C S R Gc Gd Q 可控R-S触发器的计数功能 如图所示联接的电路具有计数功能。在C端，每来一个脉冲触发器就翻转一次。 例如：在Q=0时的情况，当计数脉冲来到后，GC的输出为 “0”；GD的输出为“1”。进而GA的输出为“1”；GB的输出为 “0”。促使触发器翻转为 Q = 1。 然而，如果计数脉冲宽度较宽，在触发器翻转后C端仍为高电平时，将引起触发器的下一次翻转，即“空翻”现象。 J-K触发器是由两个可控R-S触发器构成，还通过一个“非”门将两个触发器联系起来。分别称为主触发器和从触发器。这种触发器具有主从型结构。 主从型J-K触发器逻辑图 1.结构和逻辑图 J-K触发器的图形符号入右图。 二、J-K触发器 当时钟脉冲来到后(C=1)，“非”门的输出为“0”，从触发器的状态不变。而主触发器是否翻转，要由其输入端状态决定(即图中的J和K)。 当C从“1”下跳为“0”时，主触发器的状态不变，从触发器状态将由主触发器的状态决定。因此触发器不会“空翻”。 (1)当J=1、K=1时，设触发器的初态为“0”，则主触发器的输入状态为 当时钟脉冲来到后(C=1)，主触发器的状态应为置位“1”输出。从触发器状态不变；当C从“1”下跳为“0”时，主触发器被关闭，从触发器将输出Q=1。 (2)当J=0、K=0时，主触发器的输入状态为 不论从触发器输出Q的状态如何，主触发器的状态都不改变，从触发器的输出状态也不变。即保持原状态不变。 (3)当J=1、K=0时，设触发器的初始状态为 “0” 态。当C=1时 则主触发器输出为“1”态；当C下跳为“0”时，从触发器的S=1、R=0，故也翻转为“1”态。 如果触发器的初态为“1”，则主触发器的S=0、R=0，在C端变化过程中，触发器始终保持原状态不变。 (4)当J=0、K=1时，不论触发器的初始状态如何，下一个状态一定是输出“0”态。 主触发器输出为“0”态；当C下跳为“0”时，从触发器的S=0、R=1，故也输出“0”态。 综上所述，主从型触发器在C=1时将输入信号暂时存入主触发器中，在C=0时将主触发器的输出信号送入从触发器输出。即是说主从型J-K触发器为后沿发。 (后沿触发在图形符号中由C端附近的小圆圈表示。) 驱动方程： 00不变，11翻转。 根据实际需要，可将某种逻辑功能的触发器经过改接或附加一些电路后，转换成另一种触发器。 如图电路，当D=1(J=1及K=0)，在C脉冲的后沿触发器的输出为“1”态；当D=0(J=0及K=1)，在C脉冲的后沿触发器的输出为“0” 态。 1.将J-K触发器转换D触发器 三、触发器逻辑功能的转换 如图电路，将 J、K端联在一起，称为T端。当T=0时，时钟脉冲作用后触发器的状态不变；当T=1时，触发器具有逻辑计数功能，即 2.将J-K触发器转换 T 触发器 TTL产品的D触发器主要是维持阻塞型而不是主从型。这里不介绍维持阻塞型触发器，只指出其差异——在时钟脉冲的前沿如触发。 3.