7第一节 只读存储器研讨.ppt

第一节 只读存储器 二、掩模只读存储器 三、可编程只读存储器 掩模ROM的特点： 出厂时已经固定，不能更改，适合大量生产 简单，便宜，非易失性 7.2.2 可编程ROM（PROM） 总体结构与掩模ROM一样，但存储单元不同 7.2.2 可编程ROM（PROM） 总体结构与掩模ROM一样，但存储单元不同 可擦除的可编程只读存储器 7.2.3 可擦除的可编程ROM（EPROM） 总体结构与掩模ROM一样，但存储单元不同 一、用紫外线擦除的PROM（UVEPROM） 二、电可擦除的可编程ROM（E2PROM） 总体结构与掩模ROM一样，但存储单元不同 三、快闪存储器（Flash Memory） 为提高集成度，省去T2（选通管） 改用叠栅MOS管（类似SIMOS管） 一、静态随机存储器（SRAM） 二、动态随机存储器（DRAM） 第三节 存储器容量的扩展及应用 7.1.3 存储器的应用 二、字扩展方式 7.5 用存储器实现组合逻辑函数 一、基本原理 从ROM的数据表可见： 若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数 二、举例 本章小节 下页 返回 上页 VDD Yj Xi B j B j T1 T2 T4 T3 T6 T5 T8 T7 A2 A3 基本RS触发器 T5和T6是门控管，作模拟开关（Xi决定开关状态）， 用以控制触发器的输出和位线之间的关系。 Xi = 1时T5、T6导通，触发器与位线接通。 Xi = 0时T5、T6截止，触发器与位线断开。 位线 下页 返回 上页 T7、T8是每一列存储单元公用的门控管， 用于和读/写缓冲放大器之间的连接。 Yj = 1时T7、T8导通，Yj = 0时T7、T8截止。 列地址译码器输出 VDD Yj Xi B j B j T1 T2 T4 T3 T6 T5 T8 T7 A3 A2 下页 返回 上页 结构形式和工作原理， 与六管NMOS存储单元相仿， T2、T4是P沟道MOS管， VDD Yj Xi B j T1 T2 T4 T3 T6 T5 T8 T7 D D 六管CMOS静态存储单元 采用CMOS工艺的SRAM正常工作时功耗很低， 能在降低电源电压的状态下保存数据。 下页 返回 上页 RAM的动态存储单元是利用MOS管栅极电容可以存储电荷的原理制成的。 存储单元的结构能做得非常简单，普遍应用于大容量、高集成度的RAM中。由于栅极电容的容量很小（通常仅为几皮法），而漏电流又不可能绝对等于零，所以电荷保存的时间有限。 为了及时补充漏掉的电荷以避免存储的信号丢失，必须定时给栅极电容补充电荷，通常将这种操作称为刷新或再生。因此，DRAM工作时必须辅以必要的刷新控制电路，同时也使操作复杂化了。 1. DRAM的动态存储单元 下页 返回 上页 早期采用的动态存储单元为四管电路或三管电路。这两种电路的优点是外围控制电路比较简单，读出信号也比较大。 缺点是电路结构仍不够简单，不利于提高集成度。 单管动态存储单元是所有存储单元中电路结构最简单的一种。是目前所有大容量DRAM首选的存储单元。 字 线 位 线 单管动态MOS存储单元 在进行写操作时，字线给出高电平，使T导通，位线上的数据便通过T被存入CS中。 在进行读操作时，字线同样给出高电平，使T导通， CS经T向位线上的电容CB提供电荷，使位线获得读出的信号电平。 下页 返回 上页 DRAM中的单管动态存储单元也是按行、列排成矩阵式结构， 并且在每根位线上接有灵敏度恢复/读出放大器。 DRAM中的灵敏度恢复/读出放大器 2. 灵敏度恢复/读出放大器 下页 返回 上页 灵敏度恢复/读出放大器的读出过程 （a）读出0的情况 （b）读出1的情况 （a） （b） 使用了灵敏度恢复/读出放大器之后，在每次读出数据的同时也完成了对存储单元原来所存数据的刷新。 因此，DRAM中的刷新操作是通过按行依次执行一次操作来实现的。刷新时输出被置成高阻态。 返回 上页 3. DRAM的总体结构 为了提高集成度的同时减少器件引脚的数目，目前的大容量DRAM多半都采用1位输入、1位输出和地址分时输入的方式。 DRAM的总体结构框图 位扩展方式 字扩展方式 用存储器实现组合逻辑函数 下页 总目录 推出 1. 存储器容量的扩展　　 　　存储器的容量：字数×位数 ⑴ 位扩展（即字长扩展）：将多片存储器经适当的连接，组成位数增多、字数不变的存储器。 方法：用同一地址信号控制 n个相同字数的RAM。 256×8RAM需256×1RAM的芯片数为： 图8-10 RAM位扩展 将256×1的RAM扩展为256×8的RAM 返回 下页 上页 一、位扩展方式 RAM的