VHDL交通灯信号控制器的设计.docVIP

交通灯信号控制器的设计 实验目的 熟悉MAX+plusⅡ软件的基本使用方法。 熟悉GW48—CK EDA实验开发系统的基本使用发放。 学习VHDL基本逻辑电路和状态机电路的综合设计应用。 实验内容 设计并调试好一个十字交叉路口的交通灯控制器，具体要求如下： 东西、南北方向有红、黄、绿指示灯，两个显示数码管。 当南北方向允许通行亮绿灯时，东西方向亮红灯，而东西方向允许通行亮绿灯时，南北方向亮红灯。 工作顺序为东西方向红灯亮45秒，前40秒南北方向绿灯亮，后5秒黄灯亮。然后南北方向红灯亮45秒，前40秒东西方向绿灯亮，后5秒黄灯亮。 整个设计包括计时信号发生器、交通灯控制器以及译码显示电路的设计。用GW48—CK EDA实验开发系统进行硬件验证。 实验条件 开发软件：MAX+plusⅡ。 实验设备：GW48—CK EDA实验开发系统。 拟用芯片：EPF10K10-OLCC84。 实验设计 系统的原理框图 VHDL源程序 LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE ieee.std_logic_unsigned.ALL; ENTITY nclight IS Port( clk : in std_logic; --xsh1 : out std_logic_vector(5 downto 0); --xsh2 : out std_logic_vector(5 downto 0); ra,rb,ya,yb,ga,gb : out std_logic ); END nclight; Architecture a of nclight is type state is (S0,S1,S2,S3); signal presentstate,nextstate : state; --signal tmp40 : integer range 0 to 40 :=0; --signal tmp5 : integer range 0 to 5 :=0; signal tmp40 : std_logic_vector(5 downto 0) :=101000; signal tmp5 : std_logic_vector(2 downto 0):=101; signal timeout40,timeout5 : std_logic; signal rst40,rst5 : std_logic :=0; signal en40,en5 : std_logic :=0; signal q : std_logic_vector(1 downto 0); signal sec : std_logic; Begin ----get 1 hz clock pulse hz1: process(clk) begin if clkevent and clk=1 then q=q+1; end if; sec=q(1); --get 1 hz clock pulse end process; --- reg: process(sec) begin if secevent and sec=1 then presentstate=nextstate; end if; end process reg; --------------------------- changestate: process(presentstate) Begin case presentstate is when S0 = ra=0; ya=0; ga=1; rb=1; yb=0; gb=0; when S1 = ra=0; ya=1; ga=0; rb=1; yb=0; gb=0; when S2 = ra=1; ya=0; ga=0; rb=0; yb=0; gb=1; when S3 = ra=1; ya=0; ga=0; rb=0; yb=1; gb=0; when others = ra=1;ya=0;ga=0;rb=1; yb=0; gb=0; end case; end process; -------------------------- timing: process(presentstate,timeout40,timeout5) begin case presentstate is whenS0=rst40=0;en40=1;rst5=1;en5=0; iftimeout40=1 then nextstate=s1;else nextstate=s0; end