位错在硅基发光中的应用技术总结.pptxVIP

硅中的位错现象 研究背景 位错在硅基发光材料中的应用 未来发展与展望 研究背景 01 信息的传递、存储、处理 光电子传输 硅芯片光电子技术 光子代替电子作为信息载体，大大提高信息传输的速度和容量，使信息技术的发展登上新的台阶。 研究背景 01 硅基光电子技术现存问题： 02 硅中的位错现象 02 硅中的位错现象 高解析度电子显微镜（HREM）下Si中60度全位错构型 图中b为柏氏矢量的方向，白色“T”表示60度位错芯所在的位置。 02 硅中的位错现象 拖动面内60度位错 02 硅中的位错现象 滑动面内60度位错 拖动面内60度位错 区别： 滑动面：[01-1]方向看过去与八边形相连的五边形，以及从[111]方向看到的间断的位错芯结构。 02 硅晶体中位错的引人主要有3种形式： 一、通过高温形变过程，在硅晶体中引人一定密度的滑移位错，这种位错一般认为是干净的，即没有其它杂质在其中沉淀或缀蚀。 二、通过高温热处理具有一定氧浓度的直拉硅单晶，由于氧沉淀的生成，导致大量自间隙硅原子被发射到硅基体中，形成高密度的位错环等缺陷。 三、通过离子注人硼、磷等杂质，在硅晶体中形成量子尺寸的位错环。不同的方式引人位错，研究发现都能发光，只是强度不同，发光的光谱不同，而且还受到其它因素，如载流子浓度、金属杂质等影响。 硅中的位错现象 位错在硅基发光材料中的应用 03 10 09 08 07 06 05 04 03 02 01 D1：0.812eV D3: 0.934eV D2: 0.875eV D4: 1.000eV D1,D2：与位错的本质特征有关。强度与激发波长、含位错硅晶体的表面状况有关系。 D3,D4：由位错核心中的电子跃迁引起。位错之间的距离越大，分离的位错数目越多，则D3和D4分裂成的峰越多。 D1和D2的强度和宽度与位错密度成正比，在密度较高的情况下D1是主要的发光峰，而且相比于D2, D3和D4，其强度受温度的影响小。 Sauer等认为： 位错在硅基发光材料中的应用 影响硅晶体中位错发光的因素 金属玷污 氧沉淀 衬底掺杂浓度 掺杂类型 03 氧沉淀 氧是直拉硅单晶中的主要杂质，在晶体生长的后期以及集成电路工艺过程会产生氧沉淀，发射出大量的自间隙硅原子在硅基体中形成位错等缺陷，而位错又能吸引新的氧沉淀在其上偏聚，导致位错荧光光谱的变化，一般认为这些缺陷的荧光光谱都在0. 8-1. 0eV范围内。同时，对位错、氧沉淀的发光和温度的关系进行了研究，发现随着温度的升高，它们的发光强度逐渐变弱。 掺杂类型 Pizzini等对掺氮的直拉单晶硅(CZSi )和区熔硅(FZSi)中由高温塑性形变引入的位错发光性能的研究表明，掺氮样品的低温位错发光峰D1-D4的峰位发生偏移，强度有所变化。 03 位错在硅基发光材料中的应用 掺氮CZSi和FZSi位错的D峰荧光光谱 掺氮的样品，激发谱峰的强度下降，位错的PL（光致发光）强度增加，峰位均发生少量偏移，并且出现了强度与D3,D4可比的0. 773eV的峰。 未来发展与展望 Emelyanov等 通过表面织构和区熔硅分别提高了离子注入LED的电致发光的光吸收率和少数载流子寿命使得该类发光器件室温电致发光能量转换效率达到0.85%。 04 Green等 带间复合电致发光峰的强度和峰位在120-300K范围内十分稳定;在80-500K范围内，电致发光强度差异不超过2倍。 04 最终目的 通过硅基发光实现光耦合互连 突破电子传输的瓶颈，大幅度提高计算机的运算速度和存储容量。 未来发展与展望 THANK YOU For Your Potential Watching 相关材料取自： 《Si晶体中点缺陷和位错交互作用的分子动力学研究_荆宇航》 《硅基发光材料研究进展_曾刚》 《硅晶体缺陷发光及应用_袁志钟》