实验二 中规模组合逻辑电路的设计.docxVIP

实验二 中规模组合逻辑电路的设计 一、实验目的学习译码器与数据选择去的分析方法与设计方法；学习用集成逻辑门安装、调试逻辑电路，并测试其逻辑功能；学习数字电子线路故障检测的一般方法。二、实验器材74LS138 三线八线译码器 2片74LS153 双四选一数据选择器 2片其它小规模逻辑门 若干数字万用表 1台三、预习要求预习译码器与数据选择器的使用方法根据实验任务要求设计电路，并根据所给的标准器件画出逻辑图。四、实验原理（1）74LS138芯片介绍74LS138是一款三线八线译码器。A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、 　、 　为选通控制端。当G1＝1、 时，译码器处于工作状态；当G1＝0、 　时，译码器处于禁止状态。 图2-1 74 LS138引脚图与逻辑图表2-1 74LS138真值表输 入输 出G1A2A1A0100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100×××1××用使能端能方便地将两个 3/8译码器组合成一个4/16译码器用2片74LS138扩展成一片四线十六线译码器。 图2-2 74LS138扩展图二进制译码器实际上也是