两个详细EDA的实验.pptVIP

弹出的窗口是为芯片配置bit文件，选择gate.bit，点击Open 采用默认设置，点击ok 右键 点击ok出现下载进度条，成功后弹出 程序下载成功后在硬件上验证程序逻辑的正确性 实验二 基于IP核的乘法器的设计 按照第一个实验的方法建立一个新工程，工程命名为Multi 在sources窗口中点击右键新建一个文件，选择VHDL Module 下一步按照如图所示设置端口 Next ? Finish 显示了刚新建文件的框架图。 下一步我们将采用调用IP核的方法实现设计。 同样在Sources窗口中右键新建文件 IP核的生成向导 Next 选择所需要的IP，这里选择了乘法器的IP Next 保持默认设置 Finish 乘法器IP核的生成向导 按照顶层文件中乘法器输入的情况设置位数 具体设置的参考手册 Next Next Finish Transoript窗口的Consol中显示IP的生成情况 成功后显示Successfully generated ****_IP。 现在在Sources窗口中顶层文件核刚生成的IP核处在同一个等级上，顶层文件需要例化来调用生成的IP 选中IP 双击 给出了该IP的例化模板 按照模板在顶层文件multi.vhd中对IP进行例化调用，下图给出了例化调用的代码 例化语句以及 端口的映射情况 保存文件 保存之后IP核就成为顶层文件的子层 选中顶层文件，在Processes中双击XST进行综合 接着建立波形文件进行软件仿真 在Sources窗口中右键选择新建文件，选择波形文件，命名为Test_Multi Next * 实验一 基本逻辑电路的设计 打开ISE软件时的面板 当以前使用过该软件时会默认打开上一个工程 创建一个新工程 选择芯片 选择综合工具 选择仿真工具 选择代码语言 Next 这里可以新建一个文件，也可以在工程属性建立完成后在工程内新建，我们选择Next 这里可以添加工程文件，也可以在工程建立后添加，我们选择Next 给出了整个工程大致属性 Finish 完成后在Sources窗口中显示工程文件夹以及工程所用芯片。 在该窗口中右键 可以新建文件，添加已经写好的文件，添加文件并复制该文件到工程文件夹中 该文件的实体名 新建文件的类型，不同的类型有着不同的功能和意义 添加实体端口 端口名 端口的类型及位数 Next 给出了该文件的概要 Finish 双击gate文件 ISE软件能自动生成文件结构框架 自动生成实体结构 生成了结构体框架 只需加入逻辑语句即可 添加代码及注释 添加的逻辑代码 --之后为注释语句 这个图标指示顶层文件 选中顶层文件，Processes窗口中给出能操作的项目 设计中常用的四个操作： 综合、实现、生成bit文件、下载 双击XST进行综合操作 添加波形仿真文件 Next 选择所要仿真的VHDL文件 Next 给出该波形文件的相关属性 Finish 仿真波形的设置界面：这里显示的主要是时钟方面的设置。 增对该工程设置方式如图 波形文件长度的设置 Finish 在这里设置输入波形 可以进行窗口的切换 如图设置输入波形并保存 选中刚设计波形文件 切换到行为仿真 Processes窗口 右键选择属性设置 设置仿真时间与建立波形文件的时间相同 点击OK 双击进行行为仿真 仿真波形验证设计逻辑的正确性 添加管脚约束文件（.UCF文件） 通过Sources窗口切换到Implementation Next UCF文件的属性概要 Finish 对管脚进行约束 ---两种方法 选中顶层文件在Processes窗口中 双击 进行对应管脚的约束 保存关闭 查看或修改管脚约束文件 单击选中 双击查看 选中顶层文件 双击进行实现操作 工程实现及产生位流文件 双击产生.bit文件 下载bit文件 默认选择边界扫描方式 点击Finish出现以下窗口 弹出的窗口是为Prom配置文件，这里不配置选择Cancel *