第4章intel80x86微处理器.pptVIP

1．程序控制 程序的顺序控制称为程序控制。由于程序是一 个指令序列，这些指令的前后顺序关系不能任意颠 倒，必须严格按程序规定的顺序进行。 3．时间控制 对各种操作实施时间上的控制称为时间控制。在计算机中，各种操作信号均受到时间的严格控制，每条指令的整个执行过程也受到时间的严格控制。 在推出8086微处理器的同时，Intel公司为与当时已有的一整套Intel外围设备接口芯片直接兼容使用，还推出一种准十六位的微处理器8088。8088的内部寄存器、内部运算器部件以及内部操作都是按16位设计的，但对外的数据总线只有8条。 从功能上8086分为两大部分，总线接口部件BIU（Bus Interface Unit）和执行部件EU（Execution Unit）。8086微处理器的内部结构如下图: 4.2.1总线接口部件BIU（Bus Interface Unit） （2）指令指针寄存器IP Instruction Pointer （16位 程序运行时，由CS指定段地址，IP指定段内偏移量。IP在程序运行时有自动增量的功能，即每运行一条指令时，IP自动指向下条指令地址。 也就是在8086的内存管理中，引入分段的概念。所以每段最多为216 64K空间，段与段之间是可重叠的。如图4-2-2所示。 由地址加法器根据16位信息计算出20位的物理地址时，是按如下方法计算： 【例4.1】设 CS D200H IP 2E00H 则：物理地址 D2000H+2E00H D4E00H 反过来，如果物理地址 D4E00H 则CS：IP可为D200：2E00H，也可为 D140：3A00H等等。 【例4.2】设CS 2200H IP 4000H 则逻辑地址为2200H：4000H。 5 EU控制电路 EU控制电路是控制器的核心部件，主要是对指令操作码进行译码，产生各种微操作控制信号，控制各部件完成指令功能。 1 符号标志SF CF 0，无进（借）位 DF 0，增址操作 4．堆栈的概念 堆栈是一段特殊组织的存储区域，在对存储单元进行操作时，其存取数据的顺序是按“后进先出（Last In First Out）”原则进行存取。 指令队列满，又无内存或I/O访问时，BIU空闲。 4.3 8086的引脚信号和工作模式 8086的引脚在不同模式下，除24～31引脚的功能不同之外，其他引脚功能相同。下面先介绍功能相同的引脚。 S6为0指示8086当前与总线相连。 5 BHE/S7 Bus High Enable/Status） 高位数据总线允许/状态信号，复用输出引脚。BHE低电平有效，表示高8位数据线D15～8上数据有效，S7未使用。BHE与A0合起来，给出几种组合操作，通知内存或外设，当前的数据在总线上将以何种格式出现，如下表。 7 INTR Interrupt Request 可屏蔽中断请求,输入引脚,高电平有效.用于向CPU发出可屏蔽中断请求信号。CPU在每条指令最后一个时钟采样该引脚信号,若为高电平,并且中断标志IF 1,则CPU在完成当前指令后,响应可屏蔽中断请求,否则继续执行下条指令。 9 CLK（Clock） 时钟输入。 为CPU和总线控制逻辑提供基准时钟。8086的时钟频率是5MHz～10MHz。 有效时，表示内存或I/O设备准备就绪，可进行数据传输；无效时，表示内存或I/O设备数据未准备好，CPU自动插入等待时钟周期，直到READY信号有效后，才脱离等待状态，进行数据的传输。 4.3.3 最小模式 （2）ALE Address Latch Enable 地址锁存允许信号，输出引脚，高电平有效。控制地址锁存器锁存地址信息，即用下降沿将地址信号打入地址锁存器，实现地址总线与数据总线的分时复用。 8284作为时钟发生器，供给系统时钟脉冲。 3片8282（或74LS373）作为地址锁存器。 当需增加数据总线驱动能力时，可用2片8286/8287作总线收发器。 3．8284A时钟发生器简介 8284A不但提供恒定的时钟CLK，且对READY和RESET信号进行同步。外界的准备好信号RDY和复位信号输入给8284A，在8284A内部由时钟的下降沿同步。已被同步的READY和RESET信号从8284A输出，供给8086。 2．最大模式下的典型配置 最大模式下的典型配置如图4-3-4所示。 与最小模式的主要区别是，用8288总线控制 器对CPU发出的控制信号进行变换和组合，产 生新的控制信号。 4.3.5 系统的复位和启动操作 因复位后CS被初始化为FFFFH，IP被初始化为0000H，所以启动地址为： 4.4 8086 CPU的操作时序 指令周期即为执行一条指令所用的时间。指令周期的长度，以时钟周期T为单