第3章MAXPLUS软件的使用(第4节2).docVIP

3.4.2 使用VHDL语言设计例 Max+plus2软件支持VHDL语言描述被设计电路的逻辑功能，如下举例说明如何使用该语言设计逻辑电路。 例一：设计一个加法器 第一步：进入Max+plus2软件环境 第二步：建立项目名称，选择File/Project/Name菜单 第三步：建立新文件，选择File/New菜单，进入文本编辑器（Text Editor File）窗口 第四步：输入VHDL语言编写的源程序，如图3.4.1所示，这是对一个加法器进行的描述。输入完毕后存盘。 图3.4.1 第五步：选择Assign/Device菜单，选定器件。 第六步：选File/Project/Save Comlile菜单，编译该VHDL源文件 若有错误则改错，然后再编译，直至无错编译成功 第七步：选Max+plus2\Waveform Editor菜单，进入波形编辑窗口，编辑输入波形如图3.4.2所示。 图3.4.2 第八步：选择Max+plus2/Simulator菜单，仿真结果如图3.4.3所示。 图3.4.3 用VHDL语言描述的电路同样可以使用File/Cre