微处理器系统结构与嵌入式系统-第七章_ARM微处理器编程模型分解.ppt

* Q 位（27位）： 仅ARM 5TE/J架构支持 指示增强型DSP指令是否溢出 J 位（24位） 仅ARM 5TE/J架构支持 J = 1: 处理器处于Jazelle状态 异常exception 异常指正常执行的程序流因故被暂时中止； ARM支持7种异常类型(P231表7-6)、5种异常模式； 若同时发生多个异常，将按优先级顺序处理； 异常类型 对应异常模式 优先级 复位 Supervisor 1（最高优先级） 数据中止 Abort 2 FIQ FIQ 3 IRQ IRQ 4 指令预取中止 Abort 5 未定义指令 Undefined 6 SWI Supervisor 7（最低优先级） 优先级降低 * */95 复位异常Reset 当nRESET引脚信号变为低电平时， ARM立即停止执行当前指令，产生复位异常； 当nRESET再次变为高电平后，ARM处理器执行下列操作： 1.强制CPSR中的M[4:0]变为b10011，进入管理模式； 2.置位CPSR中的I和F位； 3.清零CPSR中的T位； 4.强制PC从地址0x00开始取第一条指令； 5.返回到ARM状态并恢复执行； * */95 中止异常Abort 中止异常包括指令预取中止和数据中止； 预取中止时，ARM将预取的指令标记为无效，但在指令到达流水线的执行阶段时才进入异常。如果指令在流水线中因为发生分支而没有被执行，中