VLSI设计基础6.pptVIP

VLSI设计基础 第6章 微处理器 （2012） 传输晶体管逻辑 数字逻辑设计小结: 集成设计基础（foundry)：工艺支持与制约 数字化0/1信号引出的CMOS开关运用 MOS管开关：非饱和区←饱和区→截止区 MOS管逻辑：由开关串/并得到的与/或关系 MOS管逻辑关系的本质：信号传输 逻辑应用形式下的MOS管工作抽象：开关-电阻 动态特性：MOS管源/漏电容及节点电容减小（连接方式，掺杂区共用，版图设计） 设计不唯一性：多样化与目标函数 规则阵列目标：以固定格式换取设计简化 数字逻辑设计小结: 局部优化：电路/版图的专家设计 数据流与控制流 核心模块应用的设计：外围信号处理 为什么采用核心模块：规则化、重复单元 外围信号处理方式：编程化统一控制方法 信号读/写操作：信号传输—开关—MOS管 · 数据A递减运算。设定Y=1，JIN =0，则全加器的本级和取的是A的非量，实现了A的递减F=A-1要求。 在算术运算中的设计实际上是对Y和JIN的设计，其中，JIN由进位输入给出，Y则必须用逻辑结构实现。 · 传送数据A并且进位输出COUT =1。设定Y=1，JIN =1，则由这两个值使JOUY =1，而H=A。实现了运算要求。 .2 Y 的取值由四种：0，1，B 和 。我们可以通过控制码S1 S0 和相应的逻辑来产生这四个值。 .2 6.2 微处理器单元设计 算术逻辑单元ALU .2 实现逻辑运算的设计 在算术运算逻辑的设计中对于不同的运算要求，我们采用的是对Y 端的处理，利用函数发生电路（尽管在这里它很简单）实现对Y 端输入信号的控制。可以想象，逻辑运算的控制可以通过对全加器的X 端和JIN 的信号控制实现。 .2 由于逻辑运算不需要考虑进位位JIN，应将它设置为0，同时考虑在进行算术运算时它必须起作用，我们可以通过第三位控制码S2来对JIN 的输入进行控制，使 ，当S2=0时， ，当S2=1时，JIN =0。 在进行逻辑运算时，全加器的本位和输出为 .2 按X端信号归类 .2 .2 函数发生逻辑的表达式： .2 6.2 微处理器单元设计 算术逻辑单元ALU .2 .2 6.2 微处理器单元设计 算术逻辑单元ALU 4. 函数发生逻辑电路 JIN 函数发生逻辑（与门） .2 Y 函数发生逻辑（与-或门） 组合逻辑门 传输逻辑（MUX） .2 X 函数发生逻辑 .2 改写为： .2 对于 补项： .2 组合逻辑门实现： .2 采用传输晶体管逻辑可以使电路结构非常简单，但由于阈值电压损耗和串联电阻的作用，将对速度性能产生影响，因此在设计电路时要根据具体的性能要求选择合适的结构。 .2 6.2 微处理器单元设计 算术逻辑单元ALU A3 A2 A1 A0 × B3 B2 B1 B0 ———————————————————————— A3B0 A2B0 A1B0 A0B0 A3B1 A2B1 A1B1 A0B1 A3B2 A2B2 A1B2 A0B2 + A3B3 A2B3 A1B3 A0B3 ———————————————————————— P7 P6 P5 P4 P3 P2 P1 P0 .2 6.2 微处理器单元设计 乘法器 .2 .2 6.2 微处理器单元设计 移位器 D0 D1 D2 D3 D4 D5 D6 D7 B0 B1 B2