- 1、本文档共36页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
4-存储器
微机原理与接口技术 第 4 章 微机存储器 第 4 章 微机存储器 4.1 半导体存储器 4.2 存储器与系统的连接 4.3* 现代存储器体系结构 习题例 半导体存储器的性能指标 由于半导体存储器具有集成度高、功耗低、可靠性好、存取速度快、成本低等优点,是构成存储器的最主要的器件。 ◆存储容量:存储器容量是数据存储能力的指标,以字节为单位编址,存储器容量用最大字节数描述。 ◆ 存取速度:存储器存取速度用最大存取时间或存取周期描述。存储器存取时间定义为从接收到存储单元的地址码开始,到它取出或存入数据为止所需时间(单位为纳秒, ns)。 ◆ 功耗:功耗用存储单元功耗(μW/单元),或存储芯片功耗(mW/芯片)描述。功耗指标也涉及到到芯片集成度。 ◆ 可靠性:可靠性是指存储器对电磁场、温度等外界变化因素的抗干扰能力,一般用平均无故障时间描述。 半导体存储器的分类 常用半导体存储器件的特点 ◆双极型RAM:存取速度快,与MOS型RAM相比集成度低、功耗大、成本高。 ◆MOS型RAM:制造工艺简单、集成度高、功耗低、价格便宜,存取速度不及双极型RAM。静态RAM(SRAM)以双稳态触发器做基本存储电路,集成度较高。动态RAM (DRAM)利用电容电荷存储信息,需附加刷新电路,采用的元件比静态RAM少,集成度更高,功耗更小。DRAM优于SRAM。 ◆EPROM:是可用紫外线进行(脱线)擦除,用编程器固化信息的ROM。EPROM可以多次改写,但编程速度较慢。 ◆E2PROM:是可用特定电信号进行(在线)擦除和编程的ROM。 E2PROM比EPROM使用方便,但存取速度较慢,价格也较高。 ◆快擦写存储器:在E2PROM基础上发展的,比E2PROM擦除和改写速度快得多。 基本存储电路 存储芯片的基本组成 存储器芯片的容量表示 ◆存储器芯片的容量表示: 存储芯片的单元数×单元位数 例如,1 K×4 8 K×1 16K×8 ◆存储器芯片组成存储器的芯片数计算: 存储器字节数 8 芯片单元数 芯片位数 例如,设计一个64KB的RAM存储器: 若用静态RAM 6116(2K×8)芯片组成,则 64/2×1=32 片; 若用动态RAM 2116(16K×1)芯片组成,则 64/16×8=32片,32片分成4组,每组8片。 常用存储器芯片的组成特性 数据线、地址线的连接 读/写控制线的连接 存储器容量的扩充 位扩充连接示意图 字节扩充连接示意图 片选信号的产生 片选信号的译码电路例 存储器设计应用例 用8K×4位的RAM存储芯片,组成8KB RAM存储器,地址范围为0000H~1FFFH;用8K×8 位的ROM存储芯片,组成16KB ROM存储器,地址范围为C000H~FFFFH。 要求设计: 存储器与系统数据总线D7~D0、地址总线A15~A0,译码电路和读/写控制线的连接。 微机内存储器组织 微机内存空间结构由多个模块(板)构成内存储器空间。 存储器模块结构 IBM PC微机内存空间分配 微机存储器设计要点 ◆ 芯片的选择(类型、存储容量、存取速度) ◆ 总线的负载(需要时增加缓冲/驱动器) ◆ 速度的匹配(需要时设计“READY” 电路) ◆ 地址的分配(实现分级地址译码) ——必须保证对存储单元寻址的惟一性 现代存储器技术 微机存储器体系结构 并行主存储器结构 ◆存储器的操作,如果一次只访问一个存储字,其存取速度成为限制微机系统速度提高的瓶颈问题。 ◆多体存储器结构(并行主存储器)结构,是高速流水型微机典型的主存结构。 ◆并行主存储器的基本原理:采用字长w位的n个容量相同的存储器,并行连接组成一个更大的存储器(多体)。多体存储器在一个存取周期内并行存取n个字,即在单位时间内存储器提供的信息量扩大了n倍,有效地提高了单位时间内信息的吞吐率。 ◆并行主存储器结构: 单体多字并行主存 多体交叉存取并行主存 单体多字并行主存结构 ◆单体多字并行主存结构是多个并行存储器共用一套地址寄存器和地址译码器,多个字使用同一个地址编码并行访问各自对应存储单元,这样CPU每访问一个地址就可以同时读/写多个存储字。 ◆单体多字并行主存结构示意图 高速缓冲存储器 ◆现代存储器系统是用静态RAM组成一个小容量存储器,称为高速缓冲存储器(Cache);用动态RAM(DRAM)组成大容量的主存储器,构成一个两级存储器结构,既Cache—主存结构。 ◆Cache位于主存与微处理器之间,其容量一般为(8~32)KB。高档微处理器(如,80486,Pentium )甚至在微处理器芯片内又集成了Cache,形成了两级C
文档评论(0)