第二章微处理器及系统结构.pptVIP

第二章 微处理器及系统结构 张培 Thank You! （3）控制总线（8根） ④TEST：测试信号。（输入，低有效） CPU执行WAIT指令时，进入空转等待状态，每隔5个时钟周期对TEST进行一次测试， 若TEST=1，则CPU将停止取下条指令，处于踏步等待状态，重复执行WAIT指令，直到TEST=0时，CPU才继续执行被暂停的指令。 第2章 微处理器及系统结构 * * L/O/G/O 第2章 微处理器及系统结构 2.1 Intel 8086/8088 CPU主要特性及内部结构 2.2 8086／8088CPU工作模式和引脚功能 2.3 8086／8088的存储器组织 目录 内容简介：8086/8088微处理器系统特性及结构；内部寄存器的结构特点，8086/8088微机系统的存储器组织。 2.1 Intel 8086/8088 CPU主要特性及内部结构 第2章 微处理器及系统结构 CPU是微机的核心部件，它的功能和特点基本上决定了微机的性能。 Intel系列CPU一直占着主导地位。 Intel 8086/8088，Z8000和MC68000为代表的16位微处理器是第3代产品，其性能已达到中、高档小型计算机的水平。 8086/8088后续的80286、80386、80486以及Pentium系里CPU结构与功能已经发生很大变化，但从基本概念与结构以及指令格式上来讲，仍然是经典8086/8088CPU的延续与提升。 其它系列流行的CPU（如AMD公司的6X86MX/M II等）也与8086CPU兼容。 2.1.1 8086/8088 CPU主要特性 Intel 8086是16位微处理器，采用HMOS工艺40条引脚封装，使用5V电源，时钟频率5 MHz。主要特性如下： （1）8086CPU数据总线为16位，8088CPU数据总线为8位。 （2）地址总线都是20位，低16位与数据总线分时复用，可直接寻址1MB的存储空间。 （3）有16位的端口地址，可以寻址64KB的I/O端口。 （4）有99条基本指令，指令功能强大。 （5）有8种基本寻址方式。 （6）可处理内部和外部中断，外部中断源多达256个。 （7）兼容性好，与80X86、8085在源程序一级兼容。 （8）8086可与协处理器（8087、8089）组成多处理器系统。 第2章 微处理器及系统结构 2.1.2 8086/8088 CPU内部结构 从功能上讲，可分为两个独立的部分，并行重叠操作。 地址总线（20位） 图2-1 8086 CPU内部结构框图 ALU数据总线（16位） 地址加法器 队列 总线 （8位） 指 令 队 列 总线接口单元（BIU） 1 2 3 4 5 6 D S 内部通信寄存器 总 线 控 制 逻 辑 数据总线 （16位） 8086总线 暂 存 器 A L U FLAGS E U 控制器 指令执行单元（EU） 通 用 寄 存 器 AX AH AL BX BH BL CX CH CL DX DH DL S P B P D I S I ∑ C S S S E S IP 第2章 微处理器及系统结构 总线接口单元（Bus Interface Unit, BIU）： 负责完成CPU与存储器或I/O设备之间的数据传送。即 BIU从内存预取指令送到指令队列缓冲器； CPU执行指令时，BIU配合EU对指令的内存单元或I/O端口存取数据。 执行单元（Execution Unit, EU）： 负责执行指令，即 执行的指令从BIU的指令队列缓冲器中取得； 指令执行的结果或所需要的数据，由EU向BIU发出请求； 再由BIU对存储器或I/O端口进行存取。 第2章 微处理器及系统结构 总线接口单元组成 4个16位段地址寄存器 代码段寄存器（Code Segment）：取得CPU所执行的指令。 数据段寄存器（Data Segment）：存放程序所使用的数据。 堆栈段寄存器（Stack Segment）：堆栈操作的执行地址在此段中。 附加段寄存器（Extra Segment）：也用来存放数据。 16位指令指针寄存器IP（Instruction Pointer） 6字节指令队列缓存器 20位地址加法器 总线控制器 第2章 微处理器及系统结构 1. 指令队列缓冲器 用于存放预取的指令。 8086指令队列为6个字节，而8088指令队列为4个字节。 在执行指令的同时，从内存中取下面一条或几条指令，取来的指令依次放在指令队列中。 采用“先进先出”的原则。 “先进先出”原则：按顺序存放，并按顺序取到EU中去执行。 取址时，当指令队列缓