74573锁存器 STC12c5a60s2 资料.docxVIP

74573引脚图三态总线驱动输出·置数全并行存取·缓冲控制输入·使能输入有改善抗扰度的滞后作用原理：74LS573 的八个锁存器都是透明的D 型锁存器，当使能（G）为高时，Q 输出将随数据（D）输入而变。当使能为低时，输出将锁存在已建立的数据电平上。输出控制不影响锁存器的内部工作，即老数据可以保持，甚至当输出被关闭时，新的数据也可以置入。这种电路可以驱动大电容或低阻抗负载，可以直接与系统总线接口并驱动总线，而不需要外接口。特别适用于缓冲寄存器，I/O 通道，双向总线驱动器和工作寄存器引脚功能D0–D7： Data Inputs数据输入 LE： Latch Enable Input (Active HIGH) 锁存使能输入（高电平有效）OE： 3-STATE Output Enable Input (Active LOW) 3态输出使能输入（低电平有效）O0–O7： 3-STATE Latch Outputs 3态锁存输出Operating Conditions 操作条件VCC ：Supply Voltage 电源电压最小4.75V最大5.25VVIH ：High Level Input Voltage输入高电平电压最小2VVIL： LOW Level Input Voltage 输入低电平电压最大0.8VIOH： HIGH Level Input Current输入高电平