《专业课程设计（微处理器与微控制器应用）》课程设计说明书-模拟数字时钟的设计.docVIP

模拟数字时钟的设计 1 课程设计技术要求 以89c51单片机为核心芯片，设计一个数字时钟，要求如下： 利用LED显示数字时钟的时和分； 可以对数字时钟进行初始时间设置； 可以调整数字时钟的时间； 2 设计方案及原理 本设计以AT89C51单片机为核心控制器，P0口接LED显示模块，P1口接按键，通过按键输入来控制显示器的显示。在上电时LED显示器开始显示时间并自动计时，自动计时采用单片机内部T0中断实现，在按键电路中只设置了三个按键，通过检测第一个按键按下的次数来实现调时、调分、调秒按键的作用，再通过LED显示器显示时、分、秒的改变。首先设定单片机内部的一个定时器\计数器工作于定时方式，对机器周期计数形成基准时间，然后用另一个定时器\计数器或软件计数的方法对基准时间计数形成秒，秒计60次形成分，分计60次形成小时，小时计24次则计满一天。然后通过数码管把它们的内容在相应位置显示出来。在具体处理时，定时器计数器采用中断方式工作，对时钟的形成在中断服务程序中实现。在主程序中只需对定时器计数器初始化、调用显示子程序和控制子程序。 AT89C51引脚图如图1所示： 图1 AT89C51引脚图 VCC：供电电压。 GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。 P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。 P3口也可作为AT89C51的一些特殊功能口，如下表所示： 口管脚 备选功能 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断0） P3.3 /INT1（外部中断1） P3.4 T0（记时器0外部输入） P3.5 T1（记时器1外部输入） P3.6 /WR（外部数据存储器写选通） P3.7 /RD（外部数据存储器读选通） P3口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在 FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。 /PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。 /EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H- FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH 编程期间，此引脚也用于施加12V编程电源（VPP）。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。 3.1 振荡电路设计 单片机内部有一个高