崭新的设计理论(精选).docVIP

崭新的设计理论 　　 使用崭新的技术，如BGA与CSP，进行印刷电路板(PCB)的设计，为设计工程师提出了新的挑战和机遇。 虽然行业内许多人认为球栅列阵(BGA)与芯片规模包装(CSP)还是新涌现的技术，但是一些主导的电子制造商已经引入或改装了一种或两种CSP的变异技术。 BGA包装已经发展成与现在的焊接装配技术完全兼容。CSP或密间距的BGA具有的栅极间距为0.5, 0.65, 0.80mm，与其相比，塑料或陶瓷的BGA具有相对较宽的接触间距(1.50, 1.27, 1.0mm)。粗和密间距的BGA都比密间距的引脚包装IC较不容易受损坏。BGA标准允许选择地去掉接触点以满足特定的I/O要求。当建立为BGA已经建立接触点布局和引脚分布时，包装的开发者必须考虑芯片设计以及电路芯片(die)的尺寸和形状。在计划引脚分布时要遇上的其它问题是电路芯片的方向。当供应商使用板上芯片(chip-on-board)技术时，通常采用电路芯片面朝上的形式。 　　元件的结构在工业标准和指引中没有规定。每个制造商都将努力使其特定的结构满足顾客定义的应用。要看选作制造BGA的材料的物理特性而定，可能使用倒装芯片(flip chip)或线绑定(wire bond)技术。因为电路芯片附着结构是一种刚性材料，所以芯片绑定或附着座通常位于中心，导线将信号从芯片绑带焊盘引出到球形接触点的排列矩阵。 　　列阵元件的总的轮廓规格允许许多的灵活性：如引脚间距、接触点矩阵形式和结构。JEDEC MO-151 定义了一大族类的塑料BGA。方形轮廓包括了7.0~50.0mm的尺寸范围和三种接触点间距：1.50, 1.27, 和 1.0 mm。球形接触点可按偶数或奇数列和行排列的统一形式分布。虽然排列必须保持所有包装外形的对称性，但是允许元件制造上去掉接触点的位置或一个区域的触点。 　　密间距BGA的变量 　　联合电子元件工程委员会(JEDEC, Joint Electronic Device Engineering Council) 的BGA指引手册提出了许多物理特性和提供对包装供应商的形式上的灵活性。JEDEC JC-11批准的第一份有关密间距BGA的文件是以注册外形 MO-195 (the Registered Outline MO-195)，基本的0.50mm间距触点排列的统一方形包装类。包装尺寸范围为4.0~21 mm，从贴装表面的总高度限定在1.20 mm。下表是考虑中的其它的变量。 CSP标准的变量 排列间距 0.40，0.50，0.65，0.75，0.80mm 触点直径 0.20,0.25,0.30,0.40,0.50mm 轮廓（高度）变量 （L）低轮廓 最大1.70mm (T)薄轮廓 最大1.20mm (V)非常薄的轮廓 最大1.00mm (W)非常非常薄的轮廓 最大0.80mm (U)超薄轮廓 最大0.65mm 　　密间距BGA触点排列计划 　　球的间距和尺寸将影响电路的走线效率。许多公司已经决定对较低I/O 的CSP应用不采用0.5 mm的间距。选择一种较松散的触点，较粗的球间距可舒缓最终用户采用更复杂PCB技术的需要。 　　0.50 mm的排列触点间距是JEDEC推荐的最小的。触点直径规定为0.30 mm，允许误差范围为0.25~0.25 mm。可是，大多数采用0.50mm间距的BGA应用将决定于次表面电路的走线。在0.25mm焊盘之间的空间只够单个0.08mm宽线路的连线。将大量的电源和地线的触点分布在排列和局部，或空隙的的周围，去掉触点(depopulation)将提供排列矩阵的有限的贯穿。这些较高的I/O应用将依靠多层、盲通路孔、或封闭电镀焊盘内通路孔(via-on-pad)技术。 　　元件性能可能如包装尺寸一样相差很大。用于高密度、高I/O应用的包装技术必须首先满足周围的条件。那些使用由陶瓷或有机分层制成的刚性插入式结构的元件不能密切地配合硅芯片的外形。元件周围的引脚绑定座之间的连接必须向内流向。 μ ＢＧＡ ﹖ 包装结构的一个实际优点是它能够提供硅芯片外形内的所有电气连接介面。一些μＢＧＡ使用高级聚酰亚胺胶片ｐｏｌｙｉｍｉｄｅ ｆｉｌｍ作其基底结构，半添加铜电镀工艺来完成芯片上铝绑定座与聚酰亚胺插入片上球接触座之间的连接，详情见图一。不是使用普通的线绑定工艺来把芯片连接到插入片，布置在柔性插入片的镀金的铜引脚重新定形和直接绑定在芯片上。这种相顺从的材料的独特结合使元件可以经受非常苛刻的环境。 　　这种包装已经被几个制造商采用。定义为面朝下的ｆａｃｅ－ｄｏｗｎＣＳＰ，这种元件通常不比电路芯片大。芯片上的铝绑定焊盘是向着球接触点和ＰＣＢ表面定位的。这种结构在业内被广泛所接受，因为材料于引